PCB nhúng

PCB nhúng là loại bảng mạch có các linh kiện điện tử (như chip, điện trở và tụ điện) được nhúng trực tiếp vào các lớp bên trong, giúp giảm kích thước và cải thiện hiệu năng.

Các mạch in tích hợp (embedded PCBs) có thể chôn một số linh kiện bên trong để giảm diện tích chiếm dụng và rút ngắn đường dẫn tín hiệu; trong khi đó, các linh kiện trên mạch in thông thường chủ yếu được gắn trên bề mặt.

Thích hợp cho các trường hợp đòi hỏi cao về kích thước và hiệu năng, chẳng hạn như điện thoại thông minh, thiết bị đeo được, radar ô tô và thiết bị hàng không vũ trụ.

Phân tích yêu cầu → thiết kế sơ đồ mạch → lập kế hoạch bố trí (bao gồm các linh kiện nhúng) → thiết kế định tuyến (tập trung vào tính toàn vẹn tín hiệu) → kiểm tra quy tắc thiết kế → xuất file bo mạch.

Cần xem xét hằng số điện môi, hệ số tổn hao và hệ số giãn nở nhiệt. Đối với các ứng dụng tần số cao, hãy chọn vật liệu có hằng số điện môi thấp và tổn hao thấp; để có độ ổn định nhiệt cao, hãy chọn vật liệu có hệ số giãn nở nhiệt thấp.

Sắp xếp các linh kiện theo mô-đun chức năng để rút ngắn đường dẫn tín hiệu; phân tán các linh kiện sinh nhiệt để tản nhiệt; đặt các linh kiện nhạy cảm tránh xa các nguồn nhiễu; xem xét tính khả thi của quy trình.

Điện trở được tạo ra bằng cách thêm vật liệu có điện trở vào lớp điện môi; tụ điện sử dụng vật liệu có điện môi cao được phủ trên lá đồng hoặc chất nền; cuộn cảm được tạo ra thông qua các cuộn dây xoắn ốc giữa các lớp.

Đảm bảo các kết nối điện đáng tin cậy, xem xét khả năng tản nhiệt, khả năng kiểm tra và khả năng bảo trì, đồng thời tuân theo các hướng dẫn thiết kế của nhà sản xuất chip.

Lên kế hoạch bố trí các lớp nguồn và nối đất dựa trên mức tiêu thụ điện năng, đảm bảo tính toàn vẹn của mạch nguồn, giảm điện trở trong và sụt áp, đồng thời cung cấp nguồn điện ổn định.

Kiểm soát chiều dài đường dẫn, thiết lập chiều rộng và khoảng cách đường dẫn hợp lý để giảm nhiễu xuyên kênh, khớp trở kháng cho các tín hiệu tốc độ cao và giảm tác động của các thông số ký sinh của via.

Tùy thuộc vào vật liệu và thiết kế đường dẫn, tốc độ có thể đạt đến vài Gbps hoặc cao hơn nếu được thiết kế phù hợp, chẳng hạn như trên 10 Gbps trong các thiết bị truyền thông cao cấp.

Sử dụng các công thức như công thức đường vi mạch (Z0 = (87/√(εr+1.41))×ln(5.98H/(0.8W+T))) hoặc các công thức đường truyền dải, hoặc sử dụng phần mềm thiết kế để tính toán.

Bị ảnh hưởng bởi sự hao phí vật liệu (hao phí điện môi/dẫn điện), chiều dài đường dẫn, tần số tín hiệu, số lượng lỗ xuyên mạch và sự không khớp trở kháng.

Tách biệt bố cục mạch analog và digital, che chắn các tín hiệu nhạy cảm, đảm bảo tính toàn vẹn của các mặt phẳng nguồn và nối đất, sử dụng mạch lọc và tối ưu hóa các đường dẫn để giảm diện tích vòng lặp.

Thiết lập các mặt phẳng tiếp đất lớn, tăng số lượng lỗ tiếp đất, rút ​​ngắn đường dẫn tiếp đất và lựa chọn phương pháp tiếp đất một điểm/nhiều điểm/lai ghép tùy theo tần số.

Phân tích các thông số như trở kháng mạng điện, sụt áp và phân bố dòng điện thông qua phần mềm mô phỏng để đánh giá tác động và tối ưu hóa.

Khả năng chống nhiễu mạnh mẽ, triệt tiêu nhiễu chế độ chung, cải thiện tốc độ truyền dẫn và độ tin cậy, đồng thời tạo điều kiện thuận lợi cho định tuyến mật độ cao.

Đảm bảo chiều dài phù hợp (sai lệch ≤ 10% khoảng cách truyền tương ứng với cạnh lên của tín hiệu), chiều rộng và khoảng cách đường dẫn đồng nhất, kiểm soát trở kháng (ví dụ: 100Ω) và tránh nhiễu xuyên kênh.

Giảm thiểu kích thước lỗ via, tăng cường lớp chống phản xạ, thêm các lỗ via nối đất xung quanh và kiểm soát tỷ lệ khung hình (≤6).

Thực hiện phân tích tính toàn vẹn tín hiệu, tính toàn vẹn nguồn điện và mô phỏng nhiễu điện từ (EMI), đồng thời thử nghiệm các nguyên mẫu (ví dụ: sử dụng máy phân tích mạng và máy hiện sóng).

Được xác định bởi chiều cao linh kiện, số lớp, độ bền cơ học và các kịch bản ứng dụng, chẳng hạn như 0,5-1,5mm cho mạch in điện thoại di động và 1,6-3,2mm cho thiết bị công nghiệp.

Cần xem xét việc lắp ráp với các thành phần khác, độ bền cơ học, không gian tản nhiệt và tác động của việc nhúng các thành phần vào bên trong đến hiệu suất cơ học.

Bố trí hợp lý các thành phần sinh nhiệt, thêm các kênh tản nhiệt (ví dụ: lỗ thoát nhiệt, lá đồng), chọn vật liệu có độ dẫn nhiệt cao, thêm các thiết bị tản nhiệt nếu cần thiết và tối ưu hóa thông qua mô phỏng nhiệt.

Các phương pháp phổ biến bao gồm cố định bằng vít, cố định bằng kẹp và cố định bằng hàn, phù hợp với các trường hợp cần bảo trì cao, lắp đặt thuận tiện và độ ổn định cao.

Tăng cường độ bền cơ học bằng cách tăng độ dày ván hoặc thêm thanh gia cường, phân bổ trọng lượng đồng đều, sử dụng vật liệu giảm chấn và gia cố các bộ phận quan trọng.

Hãy lựa chọn kích thước phù hợp với vỏ thiết bị, tránh các cạnh sắc nhọn, xem xét các quy trình sản xuất (ví dụ: cắt, dập) và thiết kế cấu trúc dẫn hướng cắm ghép.

Sử dụng sơn chống thấm ba lớp, dùng các đầu nối chống thấm nước, thực hiện xử lý bịt kín và tránh đặt các bộ phận quan trọng ở những khu vực dễ bị nước/bụi trong quá trình bố trí.

Nhiệt độ cao có thể gây giãn nở bo mạch và sai lệch thông số linh kiện; nhiệt độ thấp có thể làm vật liệu trở nên giòn. Bo mạch in (PCB) cấp công nghiệp hoạt động ở nhiệt độ từ -40℃ đến 85℃, với các yêu cầu khắt khe hơn đối với bo mạch cấp quân sự.

Phân tích biến dạng và phân bố ứng suất thông qua mô phỏng ứng suất cơ học, đồng thời tiến hành các thử nghiệm va đập, rung động và thử nghiệm lão hóa dài hạn.

Các vật liệu khác nhau có độ bền cơ học và hệ số giãn nở nhiệt khác nhau. Ví dụ, FR-4 có hiệu suất tổng thể tốt nhưng hệ số giãn nở nhiệt tương đối cao, trong khi vật liệu polyimide mang lại độ ổn định nhiệt và độ bền cơ học tốt hơn.

Các mạch in tích hợp (embedded PCBs) đòi hỏi các quy trình bổ sung để nhúng linh kiện, chẳng hạn như chế tạo cấu trúc lớp xen kẽ và cán màng chính xác hơn, với yêu cầu cao hơn về độ chính xác khi khoan và mạ.

Bao gồm cán màng, gia công vi lỗ (kích thước lỗ ≤50μm), nhúng linh kiện và xử lý bề mặt (ví dụ: mạ vàng, phun thiếc).

Xác định dung sai chính xác trong thiết kế, sử dụng thiết bị có độ chính xác cao (như máy khoan CNC) và tiến hành kiểm tra kích thước nghiêm ngặt cũng như điều chỉnh quy trình trong từng bước.

Kiểm tra nguyên vật liệu (bo mạch, linh kiện), giám sát các thông số cán màng/khoan/mạ, sử dụng tia X và các phương pháp kiểm tra bằng đầu dò bay để phát hiện các kết nối bên trong và hiệu suất điện, và tiến hành kiểm tra toàn diện sản phẩm hoàn thiện.

Các lỗi thường gặp bao gồm: bong bóng/tách lớp, khoan lệch/lỗ không đều, kết nối linh kiện kém/ngắn mạch, xử lý bề mặt kém, sai lệch kích thước, v.v.

Tối ưu hóa các thông số nhiệt độ, áp suất và thời gian ép màng, xử lý sơ bộ các tấm ván để loại bỏ độ ẩm và tạp chất, và sử dụng phương pháp ép màng chân không để loại bỏ không khí.

Sử dụng thiết bị khoan chính xác cao để kiểm soát các thông số, thực hiện khắc vi mô trên thành lỗ để cải thiện độ bám dính của lớp mạ đồng và phát hiện chất lượng thông qua phân tích mặt cắt kim loại học.

Kiểm tra và thử nghiệm các linh kiện trước khi lắp ráp, tối ưu hóa quy trình lắp ráp để đảm bảo kết nối chắc chắn, và tiến hành các thử nghiệm điện toàn diện cũng như các thí nghiệm về độ tin cậy sau khi sản xuất.

Bị ảnh hưởng bởi chi phí vật liệu (vật liệu hiệu năng cao đắt hơn), độ phức tạp của quy trình (ví dụ: lỗ siêu nhỏ, nhúng linh kiện), số lượng sản xuất và chi phí kiểm tra.

Hãy tìm hiểu về năng lực kỹ thuật (thiết bị, quy trình), hệ thống kiểm soát chất lượng, các trường hợp sản xuất, đánh giá của khách hàng, báo giá và thời gian giao hàng.

Bao gồm kiểm tra trực quan, kiểm tra điện (đồng hồ vạn năng, máy hiện sóng, máy phân tích mạng), kiểm tra chức năng, kiểm tra tia X, kiểm tra bằng đầu dò di động, v.v.

Sử dụng bàn tiếp xúc của thiết bị ICT để tiếp xúc với các điểm kiểm tra và phát hiện các thông số điện của linh kiện, ngắn mạch, hở mạch, sai lệch thông số, v.v. Các điểm kiểm tra cần được dành riêng trong thiết kế.

Mô phỏng môi trường làm việc thực tế, kiểm tra toàn diện các chức năng, thực hiện các bài kiểm tra theo trình tự từ cơ bản đến phức tạp, ghi lại và phân tích các bất thường.

Sử dụng giao diện JTAG để vận hành các ô quét ranh giới bên trong chip, phát hiện trạng thái chân và kết nối giữa các chip, cũng như xác định các lỗi hở mạch và ngắn mạch.

Trước tiên hãy quan sát hình thức bên ngoài (các linh kiện bị cháy, mối hàn bị nứt), sau đó tiến hành các thử nghiệm điện để thu hẹp phạm vi lỗi, phân tích các kết nối có thể dựa trên sơ đồ mạch và sử dụng phương pháp thay thế để xác định điểm lỗi.

Độ bền tương đối cao, vì các linh kiện nằm ở các lớp bên trong. Việc này đòi hỏi phải cẩn thận loại bỏ các lớp trên để lộ điểm lỗi, sau đó ghép lại các lớp để khôi phục tính toàn vẹn sau khi bảo trì và tránh ảnh hưởng đến các mạch khác.

Sử dụng các dụng cụ có độ chính xác cao như thiết bị hàn điểm siêu nhỏ và nhíp chính xác. Lập kế hoạch bảo trì trước và sử dụng phương pháp gia nhiệt cục bộ để kiểm soát nhiệt độ.

Tiến hành các thử nghiệm điện (độ ổn định tín hiệu, độ ổn định nguồn), thử nghiệm chức năng và thử nghiệm độ tin cậy (lão hóa, rung động).

Xây dựng kế hoạch thử nghiệm, quy trình chẩn đoán lỗi, thông số kỹ thuật vận hành bảo trì và quy trình kiểm định chất lượng.

Thiết bị kiểm tra: đồng hồ vạn năng, máy hiện sóng, máy phân tích mạng, v.v. Thiết bị bảo trì: thiết bị hàn điểm siêu nhỏ, súng thổi khí nóng, v.v.

Cần xem xét độ chính xác của điện trở, công suất định mức và hệ số nhiệt độ. Chọn điện trở dựa trên yêu cầu của mạch.

Được sử dụng để lọc, tách tín hiệu, lưu trữ năng lượng, ghép nối tín hiệu, v.v.

Xác định dựa trên tần số hoạt động, độ tự cảm và khả năng chịu dòng. Đối với việc lọc nguồn, cần xem xét độ gợn sóng và dòng tải.

Hãy xem xét hiệu năng, mức tiêu thụ điện năng, loại bao bì, độ tin cậy và sự hỗ trợ từ nhà sản xuất.

Trong quá trình thiết kế, cần phải đảm bảo các thông số điện và kích thước vật lý khớp nhau. Chọn các linh kiện tương thích với vật liệu và quy trình sản xuất mạch in, và tiến hành kiểm chứng bằng mô phỏng.

Đối với các linh kiện thụ động, cần kiểm soát nhiệt độ và thời gian để tránh hiện tượng hàn nguội. Đối với các linh kiện chủ động, hãy sử dụng thiết bị có độ chính xác cao (ví dụ: hàn chảy lại) để đảm bảo kết nối đáng tin cậy và ngăn ngừa hư hỏng do nhiệt.

Ước tính tuổi thọ thông qua các thử nghiệm lão hóa tăng tốc, dữ liệu của nhà sản xuất và theo dõi dài hạn dữ liệu hỏng hóc thực tế.

Điện trở: thay đổi giá trị/mạch hở. Tụ điện: rò rỉ/ngắn mạch. Cuộn cảm: thay đổi độ tự cảm/ngắn mạch cuộn dây. Chip: lỗi chức năng/lỗi chân cắm.

Bảo quản theo từng loại, có lớp bảo vệ chống ẩm và chống tĩnh điện. Duy trì hệ thống kiểm kê để ghi lại thông tin, tiến hành lấy mẫu thường xuyên và kiểm soát mức tồn kho ở mức hợp lý.

Tăng khoảng cách giữa các đường dẫn (≥3 lần chiều rộng), sử dụng cách ly nối đất, tối ưu hóa cấu trúc định tuyến và khớp trở kháng.

Đưa vào các tham số ký sinh, có thể gây mất mát và trễ tín hiệu ở tần số cao. Các lỗ xuyên mạch cho tín hiệu trên 10GHz nên có đường kính

Thêm các thiết bị bảo vệ chống tĩnh điện (ví dụ: điốt TVS), thiết lập đường dẫn xả tĩnh điện và giữ các đường tín hiệu quan trọng cách mép bo mạch ≥2mm.

Sử dụng tia X để kiểm tra các mối hàn bên trong. Chiều cao mối hàn nên nằm trong khoảng 0,4-0,6mm, với tỷ lệ lỗ rỗng ≤15%.

ENIG dùng cho hàn tần số cao và độ chính xác cao. OSP giá thành thấp (thời hạn sử dụng 6-8 tháng). Thiếc nhúng dùng cho hàn sóng.

Bố trí các tấm chắn sao cho phù hợp với trở kháng nối đất

Đường kính lỗ via 0,3-0,5mm, khoảng cách giữa các lỗ ≤1mm, mật độ ≥100 lỗ via/cm² để đảm bảo hiệu quả tản nhiệt.

Đường truyền dữ liệu DDR4: dung sai chiều dài ±5mil. Cặp vi sai PCIe: ±2mil.

Thêm tụ điện tách nhiễu (0,1μF cho tần số cao, 10μF cho tần số thấp). Giữ khoảng cách giữa lớp nguồn và lớp nối đất nhỏ hơn 0,1mm.

Tiêu chuẩn IPC: ≤0,7% đối với quy trình không chì, ≤0,5% trong khu vực BGA.

Sử dụng phương pháp điều chỉnh điện áp động, tắt nguồn các mô-đun không hoạt động và chọn các chip có chỉ số IQ thấp (ví dụ: dòng TI MSP430).

Giảm tổn hao tín hiệu và các thông số ký sinh, tăng mật độ định tuyến. Chi phí cao hơn 20%-30% so với các lỗ xuyên mạch.

Sử dụng các công cụ CAM350 hoặc Altium DFM để kiểm tra chiều rộng/khoảng cách tối thiểu của đường dẫn (≥6mil), tỷ lệ khung hình (≤8:1), v.v.

Các phương pháp phổ biến: sơn chống thấm ba lớp (độ dày 0,1-0,3mm), lớp phủ nano (

Sử dụng thiết kế phân nhánh để giảm áp lực định tuyến BGA. Bo mạch 4 lớp đáp ứng 80% nhu cầu thông thường; ≥6 lớp dành cho các thiết kế tốc độ cao.

Kiểm tra độ sạch của miếng đệm, độ dày của lớp kem hàn (0,12-0,15mm) và nhiệt độ nung chảy (cao nhất 235-245℃).

Sử dụng máy đo điện trở cách điện 500V. Điện trở cách điện phải ≥100MΩ ở độ ẩm ≤60%.

Sử dụng điện trở kết thúc (ví dụ: chức năng DDR ODT) và điều chỉnh trở kháng. Đảm bảo độ biến thiên trở kháng nhỏ hơn 10%.

Đồng 1oz (35μm): ~1A/mm chiều rộng đường dẫn. Đồng 2oz: ~1.5A/mm (tăng nhiệt độ

Màu đen giúp tản nhiệt tốt hơn nhưng khó kiểm tra. Màu xanh lá cây là phổ biến nhất. Màu trắng có độ phản xạ cao (khoảng 80%).

Đường kính điển hình: 0,4-0,8mm. Bước ren: 0,5-1,0mm. Bước ren 0,5mm yêu cầu linh kiện 0201.

Sử dụng phần mềm mô phỏng như ANSYS, dựa trên sự khác biệt về hệ số giãn nở nhiệt (ví dụ: FR-4 15ppm/℃, đồng 17ppm/℃).

Sử dụng mạch lọc đa tầng (mạch kiểu π). Đường dẫn nguồn có chiều rộng ≥20mil để giảm trở kháng đường dẫn.

Đường kính ≥0,6mm, khoảng cách giữa các chân ≥1,27mm. Bề mặt được xử lý bằng ENIG, không có lớp phủ chống hàn.

Diện tích vòng lặp tín hiệu đơn cực

Sử dụng SI9000 để tính toán trở kháng, kiểm soát dung sai ±10%. Áp dụng phương pháp phối hợp trở kháng đầu cuối và tối ưu hóa cấu trúc mạch.

Sai số đường viền: ±0.1mm. Đường kính lỗ: ±0.05mm. Độ sâu cắt chữ V: 1/3-2/3 độ dày tấm ván.

Sử dụng các đường dẫn tín hiệu hình zigzag có chiều dài phù hợp và được nối đất chống nhiễu. Tránh xa các đường truyền dữ liệu tốc độ cao và tránh hiện tượng giao thoa giữa các lớp cáp.

Tiến hành các thử nghiệm lão hóa tăng tốc (85℃/85%RH, 1000h) và thử nghiệm rung động (5-500Hz, gia tốc 2G).

Kích thước pad lớn hơn chân linh kiện 0,1-0,2mm. Chiều rộng pad SMD gấp 1,2-1,5 lần chiều rộng chân linh kiện.

Tăng diện tích đồng dẫn nhiệt, sử dụng keo dẫn nhiệt (≥1W/mK) và mở các lỗ dẫn nhiệt bên dưới các linh kiện công suất.

Theo tiêu chuẩn IEC 61000-4-2: phóng điện tiếp xúc ±8kV, phóng điện trong không khí ±15kV, với chức năng bình thường.

Độ dày điển hình 15-25μm. Phải che phủ hoàn toàn lớp đồng để ngăn ngừa hiện tượng đoản mạch do phần đồng bị hở.

Kết hợp định tuyến tương tác và tự động. Thiết lập thứ tự ưu tiên định tuyến, trong đó các tín hiệu quan trọng được định tuyến trước.

Làm nóng sơ bộ: 120-150℃ (60-90 giây). Nung chảy: 217-230℃ (40-60 giây). Tốc độ làm nguội: 3-6℃/giây.

Nối đất một điểm hoặc nhiều điểm. Nối đất nhiều điểm dành cho các mạch tần số cao (>10MHz), với điện trở nối đất

Hãy xem xét khả năng chịu tải hiện tại, điện trở tiếp xúc (

Quan sát các mối hàn bằng phương pháp cắt lát kim loại (metallographic sectioning), phát hiện các khuyết tật bề mặt bằng AOI, phân tích thành phần nguyên tố bằng XRF.

Khoảng cách giữa các chân 5mil, trở kháng 100±10Ω, chênh lệch chiều dài