PCIe 5.0 बनाम PCIe 6.0 की व्याख्या: AI डेटा सेंटर पीसीबी निर्माण के लिए प्रमुख चुनौतियाँ
विषयसूची
- परिचय: पीसीआईई का विकास और एआई डेटा सेंटर की मांगें
- PCIe 5.0 क्या है?
- PCIe 6.0 क्या है?
- एआई डेटा केंद्रों को पीसीआईई 5.0 और 6.0 की आवश्यकता क्यों है?
- सिग्नल अखंडता संबंधी चुनौतियाँ: PCIe 5.0 बनाम 6.0
- हाई-स्पीड पीसीबी सामग्री और प्रक्रिया चयन
- पीसीबी में PCIe 6.0 PAM4 सिग्नलिंग को कैसे लागू करें
- परीक्षण और सत्यापन विधियाँ
- फ़ैक्टरी केस स्टडी और क्षमता प्रदर्शन
- निष्कर्ष और सिफारिशें
- अक्सर पूछे जाने वाले प्रश्न (FAQ)
पीसीआईई का विकास और एआई डेटा सेंटर की मांगें
पीसीआई एक्सप्रेस (पीसीआईई) सर्वर और जीपीयू क्लस्टर में सबसे महत्वपूर्ण हाई-स्पीड इंटरकनेक्ट मानकों में से एक है।
PCIe 5.0 क्या है?
2019 में पेश किए गए PCIe 5.0 ने डेटा दर को 32 GT/s तक बढ़ा दिया, जिससे प्रति लेन लगभग 4 GB/s और पूरे x16 स्लॉट के लिए 64 GB/s तक की गति प्राप्त हुई। यह अभी भी NRZ (नॉन-रिटर्न-टू-ज़ीरो) सिग्नलिंग का उपयोग करता है, जिससे बैकवर्ड कम्पैटिबिलिटी बनी रहती है।
PCIe 6.0 क्या है?
2022 में जारी PCIe 6.0, गति को दोगुना करके 64 GT/s तक पहुंचाता है, जिससे x16 लेन के लिए 128 GB/s की जबरदस्त गति मिलती है। प्रमुख नवाचार PAM4 (4 स्तरों के साथ पल्स-एम्प्लीट्यूड मॉड्यूलेशन) में बदलाव और बिट त्रुटियों को कम करने के लिए FEC (फॉरवर्ड एरर करेक्शन) का एकीकरण है। इस बदलाव से PCB डिज़ाइन की जटिलता में काफी वृद्धि होती है, विशेष रूप से सिग्नल अखंडता के लिए।
एआई डेटा केंद्रों को पीसीआईई 5.0 और 6.0 की आवश्यकता क्यों है?
कृत्रिम बुद्धिमत्ता प्रशिक्षण और अनुमान के लिए जीपीयू और सीपीयू के बीच अति-तीव्र इंटरकनेक्ट की आवश्यकता होती है। पीसीआईई 5.0 और पीसीआईई 6.0 वह बैंडविड्थ प्रदान करते हैं जिस पर एआई डेटा सेंटर निर्भर करते हैं। जीपीयू घनत्व बढ़ने के साथ, पीसीबी सिग्नल अखंडता संबंधी चुनौतियाँ भी कई गुना बढ़ जाती हैं, जिससे उन्नत विनिर्माण अनिवार्य हो जाता है।
सिग्नल अखंडता संबंधी चुनौतियाँ: PCIe 5.0 बनाम 6.0
निविष्ट वस्तु का नुकसान
PCIe 5.0 के लिए, इंसर्शन लॉस टॉलरेंस लगभग 28-30 dB है, लेकिन PCIe 6.0 के लिए बहुत सख्त सीमाएं आवश्यक हैं, जो अक्सर 20 dB से कम होती हैं। PCB सामग्री का डाइइलेक्ट्रिक लॉस (Df) और ट्रेस की लंबाई सीधे तौर पर प्रभावित करते हैं कि सिग्नल स्थिर रहते हैं या नहीं।
क्रॉसस्टॉक और प्रतिबाधा नियंत्रण
PAM4 सिग्नलिंग के साथ, आयाम आधा हो जाता है, जिससे क्रॉसस्टॉक और परावर्तन अधिक समस्याग्रस्त हो जाते हैं। पीसीबी निर्माण में विभेदक प्रतिबाधा को 85 ± 5 Ω के भीतर बनाए रखना आवश्यक है, जिसके लिए सख्त स्पेसिंग नियमों और परिरक्षण रणनीतियों की आवश्यकता होती है।
विभेदक रूटिंग और लेआउट चुनौतियाँ
PCIe 6.0 में ट्रेस की लंबाई कम से कम होनी चाहिए। 10 इंच से अधिक लंबी किसी भी ट्रेस के लिए सिग्नल की अखंडता बनाए रखने के लिए अति-कम हानि वाली सामग्री या रिटाइमर का उपयोग करना आवश्यक है।
हाई-स्पीड पीसीबी सामग्री और प्रक्रिया चयन
FR4 बनाम उच्च आवृत्ति/उच्च गति सामग्री
पारंपरिक FR4 को PCIe 6.0 के साथ काम करने में कठिनाई होती है। मेगट्रॉन 6, टैचियन 100G और इसोला आई-टेरा MT40 जैसी उन्नत सामग्री कम Dk/Df प्रदान करती हैं, जिससे वे PAM4 सिग्नलिंग के लिए उपयुक्त हो जाती हैं।
हाई-स्पीड पीसीबी प्लेटिंग की मोटाई और कॉपर फ़ॉइल का चयन
कॉपर की अत्यधिक मोटाई से इंसर्शन लॉस बढ़ जाता है। हाई-स्पीड पीसीबी की प्लेटिंग की मोटाई आमतौर पर 1 औंस या उससे कम होती है, और सतह की खुरदरापन को कम करने और सिग्नल प्रदर्शन को बेहतर बनाने के लिए चिकनी कॉपर फॉयल का उपयोग किया जाता है।
पीसीबी में PCIe 6.0 PAM4 सिग्नलिंग को कैसे लागू करें
PAM4 को लागू करने के लिए सामग्री, रूटिंग और कनेक्टर्स में व्यापक अनुकूलन की आवश्यकता होती है। आई-डायग्राम सिमुलेशन प्रदर्शन को प्रमाणित करते हैं, जबकि सावधानीपूर्वक वाया प्रबंधन से विसंगतियों को कम किया जा सकता है।
परीक्षण और सत्यापन विधियाँ
- अनुपालन परीक्षण पीसीआईई 6.0 चैनल के अनुपालन को सुनिश्चित करता है।
- नेत्र-आरेख विश्लेषण संकेतों के खुलने की जाँच करता है
- FEC के साथ TX/RX कैलिब्रेशन बिट त्रुटि दर को कम करता है।
- CEM परीक्षण प्रणाली-स्तरीय अंतरसंचालनीयता को प्रमाणित करता है।
फ़ैक्टरी केस स्टडी और क्षमता प्रदर्शन
एआई डेटा सेंटर पीसीबी निर्माण में हमारी विशेषज्ञता में निम्नलिखित शामिल हैं:
- अति निम्न-हानि वाले लैमिनेट के साथ बड़े पैमाने पर उत्पादन
- उच्च गति रूटिंग और प्रतिबाधा नियंत्रण क्षमताएं
- ऐसे केस स्टडी जिनमें जीपीयू इंटरकनेक्ट में बीईआर में 40% की कमी और लेटेंसी में 12% का सुधार दिखाया गया है।
सिफारिशों
PCIe 5.0 और PCIe 6.0 एआई डेटा केंद्रों के लिए पीसीबी निर्माण को नए सिरे से परिभाषित कर रहे हैं। डिज़ाइन इंजीनियरों को उच्च गति वाली सामग्रियों, अनुकूलित रूटिंग और मजबूत सिमुलेशन को प्राथमिकता देनी चाहिए। खरीद प्रक्रिया के प्रमुखों को उच्च आवृत्ति और उच्च गति वाले डिज़ाइनों में अनुभवी पीसीबी निर्माताओं के साथ साझेदारी करनी चाहिए।
अक्सर पूछे जाने वाले प्रश्न (FAQ)
प्रश्न 1: पीसीआईई 5.0 और पीसीआईई 6.0 के बीच मुख्य अंतर क्या हैं?
A1: PAM4 और FEC को अपनाने से गति 32 GT/s से बढ़कर 64 GT/s हो जाती है।
प्रश्न 2: एआई डेटा केंद्रों को पीसीबी निर्माण के लिए उच्चतर आवश्यकताओं की आवश्यकता क्यों होती है?
A2: जीपीयू क्लस्टर का पैमाना बड़ा है, इंटरकनेक्ट चैनल लंबे हैं, और सिग्नल अखंडता संबंधी चुनौतियाँ महत्वपूर्ण हैं।
प्रश्न 3: हाई-स्पीड पीसीबी सामग्री के लिए सामान्य विकल्प क्या हैं?
ए3: मेगट्रॉन 6, टैचयोन 100जी, आई-टेरा एमटी40।
प्रश्न 4: पीसीआईई 6.0 में सिग्नल हानि को कैसे कम किया जाए?
A4: कम हानि वाली सामग्री चुनें, ट्रेस की लंबाई को नियंत्रित करें, रिटाइमर का उपयोग करें।
Q5: क्या हाई-स्पीड पीसीबी प्लेटिंग की मोटाई सिग्नल को प्रभावित करती है?
A5: हाँ, तांबे की अत्यधिक मोटाई से हानि बढ़ जाती है। उचित मोटाई वाले चिकने तांबे का प्रयोग करें।
Q6: एआई डेटा सेंटर मदरबोर्ड में पीसीआईई चैनल के प्रदर्शन को कैसे सत्यापित किया जाए?
A6: अनुपालन परीक्षण, आई-डायग्राम विश्लेषण और एफईसी अंशांकन के माध्यम से।
