Comparaison des normes PCIe 5.0 et PCIe 6.0 : principaux défis pour la fabrication de circuits imprimés pour centres de données IA
Table des matières
- Introduction : Évolution du PCIe et exigences des centres de données IA
- Qu'est-ce que PCIe 5.0 ?
- Qu'est-ce que PCIe 6.0 ?
- Pourquoi les centres de données d'IA ont besoin de PCIe 5.0 et 6.0
- Défis liés à l'intégrité du signal : PCIe 5.0 vs 6.0
- Sélection des matériaux et des procédés pour circuits imprimés haute vitesse
- Comment implémenter la signalisation PCIe 6.0 PAM4 sur les circuits imprimés
- Méthodes de test et de validation
- Étude de cas d'usine et présentation des capacités
- Conclusion et recommandations
- Foire aux questions (FAQ)
Évolution de PCIe et exigences des centres de données IA
PCI Express (PCIe) est l'une des normes d'interconnexion à haut débit les plus importantes dans les serveurs et les clusters GPU.
Qu'est-ce que PCIe 5.0 ?
La norme PCIe 5.0, introduite en 2019, a porté les débits de données à 32 GT/s, offrant environ 4 Go/s par voie et jusqu'à 64 Go/s pour un port x16 complet. Elle utilise toujours la signalisation NRZ (Non-Return-to-Zero), assurant ainsi la rétrocompatibilité.
Qu'est-ce que PCIe 6.0 ?
La norme PCIe 6.0, sortie en 2022, double la vitesse à 64 GT/s, offrant un débit impressionnant de 128 Go/s pour les lignes x16. L'innovation majeure réside dans le passage à la modulation d'amplitude d'impulsion à 4 niveaux (PAM4) et l'intégration de la correction d'erreurs sans voie de retour (FEC) afin de limiter les erreurs de bits. Cette transition accroît considérablement la complexité de la conception des circuits imprimés, notamment en ce qui concerne l'intégrité du signal.
Pourquoi les centres de données d'IA ont besoin de PCIe 5.0 et 6.0
L'entraînement et l'inférence en IA exigent des interconnexions ultrarapides entre les GPU et les CPU. Les normes PCIe 5.0 et PCIe 6.0 fournissent la bande passante nécessaire aux centres de données d'IA. Avec l'augmentation de la densité des GPU, les défis liés à l'intégrité du signal sur les circuits imprimés se multiplient, rendant les procédés de fabrication avancés indispensables.
Défis liés à l'intégrité du signal : PCIe 5.0 vs 6.0
Perte d'insertion
Pour la norme PCIe 5.0, la tolérance aux pertes d'insertion est d'environ 28 à 30 dB, mais la norme PCIe 6.0 impose des limites beaucoup plus strictes, souvent inférieures à 20 dB. Les pertes diélectriques (Df) des matériaux du circuit imprimé et la longueur des pistes ont un impact direct sur la stabilité des signaux.
Diaphonie et contrôle d'impédance
Avec la modulation PAM4, l'amplitude est réduite de moitié, ce qui accentue les problèmes de diaphonie et de réflexions. La fabrication des circuits imprimés doit maintenir l'impédance différentielle à 85 ± 5 Ω, ce qui impose des règles d'espacement plus strictes et des stratégies de blindage renforcées.
Défis liés au routage différentiel et à l'agencement
La longueur des pistes dans PCIe 6.0 doit être réduite au minimum. Toute piste supérieure à 25,4 cm (10 pouces) nécessite des matériaux à très faibles pertes ou l'ajout de temporisateurs pour préserver l'intégrité du signal.
Sélection des matériaux et des procédés pour circuits imprimés haute vitesse
Matériaux FR4 vs Matériaux haute fréquence/haute vitesse
Le FR4 conventionnel a du mal avec le PCIe 6.0. Les matériaux avancés tels que le Megtron 6, le Tachyon 100G et l'Isola I-Tera MT40 offrent un Dk/Df plus faible, ce qui les rend adaptés à la signalisation PAM4.
Sélection de l'épaisseur du plaquage et du film de cuivre pour circuits imprimés haute vitesse
Une épaisseur de cuivre excessive augmente les pertes d'insertion. L'épaisseur de la couche de cuivre des circuits imprimés haute vitesse est généralement de 1 oz ou moins, avec une feuille de cuivre lisse utilisée pour réduire la rugosité de surface et améliorer les performances du signal.
Comment implémenter la signalisation PCIe 6.0 PAM4 sur les circuits imprimés
La mise en œuvre de PAM4 exige une optimisation complète des matériaux, du routage et des connecteurs. Des simulations de diagrammes d'œil valident les performances, tandis qu'une gestion rigoureuse des vias minimise les discontinuités.
Méthodes de test et de validation
- Les tests de conformité garantissent la conformité du canal PCIe 6.0
- L'analyse du diagramme oculaire vérifie les signaux d'ouverture des yeux
- L'étalonnage TX/RX avec FEC réduit les taux d'erreur binaire
- Les tests CEM valident l'interopérabilité au niveau du système
Étude de cas d'usine et présentation des capacités
Notre expertise dans la fabrication de circuits imprimés pour centres de données IA comprend :
- Production en série avec des stratifiés à très faibles pertes
- Capacités de routage à haut débit et de contrôle d'impédance
- Des études de cas démontrent une réduction de 40 % du taux d'erreur binaire (BER) et une amélioration de 12 % de la latence dans les interconnexions GPU.
Recommandations
Les normes PCIe 5.0 et PCIe 6.0 révolutionnent la fabrication des circuits imprimés pour les centres de données d'IA. Les ingénieurs concepteurs doivent privilégier les matériaux haute vitesse, le routage optimisé et les simulations robustes. Les responsables des achats doivent collaborer avec des fabricants de circuits imprimés expérimentés dans la conception de circuits haute fréquence et haute vitesse.
Foire aux questions (FAQ)
Q1 : Quelles sont les principales différences entre PCIe 5.0 et PCIe 6.0 ?
A1 : La vitesse passe de 32 GT/s à 64 GT/s, avec l'adoption du PAM4 et du FEC.
Q2 : Pourquoi les centres de données d'IA ont-ils des exigences plus élevées en matière de fabrication de circuits imprimés ?
A2 : L'échelle du cluster GPU est importante, les canaux d'interconnexion sont longs et les défis en matière d'intégrité du signal sont importants.
Q3 : Quels sont les matériaux couramment utilisés pour les circuits imprimés à haute vitesse ?
A3 : Megtron 6, Tachyon 100G, I-Tera MT40.
Q4 : Comment réduire la perte de signal dans PCIe 6.0 ?
A4 : Choisissez des matériaux à faibles pertes, contrôlez la longueur des pistes, utilisez des retimers.
Q5 : L'épaisseur du plaquage des circuits imprimés à haute vitesse affecte-t-elle les signaux ?
A5 : Oui, une épaisseur de cuivre excessive augmente les pertes. Utilisez du cuivre lisse d’épaisseur appropriée.
Q6 : Comment valider les performances des canaux PCIe sur les cartes mères des centres de données IA ?
A6 : Par le biais de tests de conformité, d'analyses de diagrammes oculaires et d'étalonnage FEC.
