PCIe 5.0 vs PCIe 6.0: Principais Desafios para a Fabricação de PCBs em Data Centers com IA
Índice
- Introdução: Evolução do PCIe e as demandas de IA em data centers
- O que é PCIe 5.0?
- O que é PCIe 6.0?
- Por que os data centers de IA precisam de PCIe 5.0 e 6.0
- Desafios de integridade de sinal: PCIe 5.0 vs 6.0
- Seleção de materiais e processos para PCBs de alta velocidade
- Como implementar a sinalização PCIe 6.0 PAM4 em PCBs
- Métodos de teste e validação
- Estudo de Caso e Demonstração de Capacidades da Fábrica
- Conclusão e recomendações
- Perguntas frequentes (FAQ)
Evolução do PCIe e demandas de data centers com IA
O PCI Express (PCIe) é um dos padrões de interconexão de alta velocidade mais importantes em servidores e clusters de GPUs.
O que é PCIe 5.0?
O PCIe 5.0, lançado em 2019, elevou as taxas de transferência de dados para 32 GT/s, oferecendo cerca de 4 GB/s por canal e até 64 GB/s para um slot x16 completo. Ele ainda utiliza a sinalização NRZ (Non-Return-to-Zero), mantendo a compatibilidade com versões anteriores.
O que é PCIe 6.0?
O PCIe 6.0, lançado em 2022, dobra a velocidade para 64 GT/s, oferecendo impressionantes 128 GB/s para 16 pistas. A principal inovação é a transição para PAM4 (Modulação por Amplitude de Pulso com 4 níveis) e a integração da FEC (Correção de Erros Direta) para mitigar erros de bit. Essa transição aumenta significativamente a complexidade do projeto da placa de circuito impresso (PCB), especialmente no que diz respeito à integridade do sinal.
Por que os data centers de IA precisam de PCIe 5.0 e 6.0
O treinamento e a inferência de IA exigem interconexões ultrarrápidas entre GPUs e CPUs. Os protocolos PCIe 5.0 e PCIe 6.0 oferecem a largura de banda necessária para os data centers de IA. Com o aumento da densidade de GPUs, os desafios de integridade de sinal nas placas de circuito impresso se multiplicam, tornando a manufatura avançada essencial.
Desafios de integridade de sinal: PCIe 5.0 vs 6.0
Perda de Inserção
Para PCIe 5.0, a tolerância à perda de inserção é de cerca de 28 a 30 dB, mas o PCIe 6.0 exige limites muito mais rigorosos, frequentemente abaixo de 20 dB. A perda dielétrica (Df) dos materiais da placa de circuito impresso e o comprimento das trilhas impactam diretamente na estabilidade dos sinais.
Controle de diafonia e impedância
Com a sinalização PAM4, a amplitude é reduzida pela metade, tornando a diafonia e as reflexões mais problemáticas. A fabricação de PCBs deve manter a impedância diferencial dentro de 85 ± 5 Ω, exigindo regras de espaçamento mais rigorosas e estratégias de blindagem mais eficazes.
Desafios de roteamento e layout diferencial
O comprimento das trilhas no PCIe 6.0 deve ser minimizado. Qualquer trilha com mais de 10 polegadas requer materiais de baixíssima perda ou a adição de retemporizadores para preservar a integridade do sinal.
Seleção de materiais e processos para PCBs de alta velocidade
FR4 versus Materiais de Alta Frequência/Alta Velocidade
O FR4 convencional apresenta dificuldades com o PCIe 6.0. Materiais avançados como Megtron 6, Tachyon 100G e Isola I-Tera MT40 oferecem menor Dk/Df, tornando-os adequados para sinalização PAM4.
Seleção de espessura de revestimento de PCB de alta velocidade e de folha de cobre
O excesso de espessura da camada de cobre aumenta a perda de inserção. A espessura da camada de cobre em placas de circuito impresso de alta velocidade é normalmente de 1 oz ou menos, com o uso de folha de cobre lisa para reduzir a rugosidade da superfície e melhorar o desempenho do sinal.
Como implementar a sinalização PCIe 6.0 PAM4 em PCBs
A implementação do PAM4 exige uma otimização abrangente em materiais, roteamento e conectores. Simulações de diagramas de olho validam o desempenho, enquanto um gerenciamento cuidadoso de vias minimiza as descontinuidades.
Métodos de teste e validação
- Os testes de conformidade garantem a conformidade do canal PCIe 6.0.
- A análise do Diagrama Ocular verifica as aberturas dos olhos.
- A calibração TX/RX com FEC reduz as taxas de erro de bit.
- Os testes CEM validam a interoperabilidade em nível de sistema.
Estudo de Caso e Demonstração de Capacidades da Fábrica
Nossa experiência na fabricação de PCBs para data centers de IA inclui:
- Produção em massa com laminados de baixíssima perda
- Capacidades de roteamento de alta velocidade e controle de impedância
- Estudos de caso demonstrando redução de 40% na taxa de erro de bit (BER) e melhoria de 12% na latência em interconexões de GPUs.
Recomendações
PCIe 5.0 e PCIe 6.0 estão redefinindo a fabricação de PCBs para data centers de IA. Engenheiros de projeto devem priorizar materiais de alta velocidade, roteamento otimizado e simulações robustas. Líderes de compras devem firmar parcerias com fabricantes de PCBs experientes em projetos de alta frequência e alta velocidade.
Perguntas frequentes (FAQ)
P1: Quais são as principais diferenças entre PCIe 5.0 e PCIe 6.0?
A1: A velocidade aumenta de 32 GT/s para 64 GT/s, com a adoção de PAM4 e FEC.
P2: Por que os centros de dados de IA têm requisitos mais elevados para a fabricação de PCBs?
A2: A escala do cluster de GPUs é grande, os canais de interconexão são longos e os desafios de integridade de sinal são significativos.
P3: Quais são as opções mais comuns de materiais para placas de circuito impresso de alta velocidade?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
Q4: Como reduzir a perda de sinal no PCIe 6.0?
A4: Escolha materiais de baixa perda, controle o comprimento da trilha, use temporizadores.
Q5: A espessura da camada de revestimento da placa de circuito impresso de alta velocidade afeta os sinais?
A5: Sim, uma espessura excessiva de cobre aumenta as perdas. Use cobre liso com a espessura adequada.
Q6: Como validar o desempenho do canal PCIe em placas-mãe de data center de IA?
A6: Através de testes de conformidade, análise do diagrama de olho e calibração de FEC.
