PCIe 5.0 vs PCIe 6.0 Dijelaskan: Cabaran Utama untuk Pembuatan PCB Pusat Data AI

Isi Kandungan

• Pengenalan: Evolusi PCIe dan Permintaan Pusat Data AI
• Apakah PCIe 5.0?
• Apakah PCIe 6.0?
• Mengapa Pusat Data AI Memerlukan PCIe 5.0 dan 6.0
• Cabaran Integriti Isyarat: PCIe 5.0 vs 6.0
  • Kehilangan Penyisipan
  • Kawalan Crosstalk dan Impedans
  • Cabaran Penghalaan dan Susun Atur Pembezaan
• Pemilihan Bahan dan Proses PCB Berkelajuan Tinggi
  • FR4 vs Bahan Frekuensi Tinggi/Kelajuan Tinggi
  • Ketebalan Penyaduran PCB Berkelajuan Tinggi dan Pemilihan Kerajang Kuprum
• Cara Melaksanakan Isyarat PCIe 6.0 PAM4 dalam PCB
• Kaedah Pengujian dan Pengesahan
• Kajian Kes Kilang dan Pameran Keupayaan
• Kesimpulan dan Cadangan
• Soalan Lazim (FAQ)

Permintaan PCIe Evolution dan Pusat Data AI

PCI Express (PCIe) ialah salah satu piawaian sambungan berkelajuan tinggi yang paling kritikal dalam pelayan dan kluster GPU.

Apakah PCIe 5.0?

PCIe 5.0, yang diperkenalkan pada tahun 2019, telah meningkatkan kadar data kepada 32 GT/s, menyediakan kira-kira 4 GB/s setiap lorong dan sehingga 64 GB/s untuk slot x16 penuh. Ia masih menggunakan isyarat NRZ (Non-Return-to-Zero), mengekalkan keserasian ke belakang.

Apakah PCIe 6.0?

PCIe 6.0, yang dikeluarkan pada tahun 2022, menggandakan kelajuan kepada 64 GT/s, menawarkan kelajuan yang besar iaitu 128 GB/s untuk lorong x16. Inovasi utama ialah peralihan kepada PAM4 (Modulasi Amplitud Pulse dengan 4 tahap) dan penyepaduan FEC (Pembetulan Ralat Hadapan) untuk mengurangkan ralat bit. Peralihan ini meningkatkan kerumitan reka bentuk PCB dengan ketara, terutamanya untuk integriti isyarat.

Mengapa Pusat Data AI Memerlukan PCIe 5.0 dan 6.0

Latihan dan inferens AI memerlukan sambungan ultra pantas antara GPU dan CPU. PCIe 5.0 dan PCIe 6.0 memberikan lebar jalur yang menjadi asas pusat data AI. Apabila ketumpatan GPU meningkat, cabaran integriti isyarat PCB juga berganda, menjadikan pembuatan termaju penting.

Cabaran Integriti Isyarat: PCIe 5.0 vs 6.0

Kehilangan Penyisipan

Bagi PCIe 5.0, toleransi kehilangan sisipan adalah sekitar 28-30 dB, tetapi PCIe 6.0 memerlukan had yang lebih ketat, selalunya di bawah 20 dB. Kehilangan dielektrik (Df) bahan PCB dan panjang surih secara langsung memberi kesan sama ada isyarat kekal stabil.

Kawalan Crosstalk dan Impedans

Dengan pengisyaratan PAM4, amplitud dikurangkan separuh, menjadikan crosstalk dan pantulan lebih bermasalah. Pembuatan PCB mesti mengekalkan impedans pembezaan dalam lingkungan 85 ± 5 Ω, yang memerlukan peraturan jarak dan strategi perisai yang lebih ketat.

Cabaran Penghalaan dan Susun Atur Pembezaan

Panjang jejak dalam PCIe 6.0 mesti diminimumkan. Sebarang jejak yang lebih panjang daripada 10 inci memerlukan bahan kehilangan ultra rendah atau penambahan retimer untuk memelihara integriti isyarat.

Pemilihan Bahan dan Proses PCB Berkelajuan Tinggi

FR4 vs Bahan Frekuensi Tinggi/Kelajuan Tinggi

FR4 konvensional menghadapi masalah dengan PCIe 6.0. Bahan canggih seperti Megtron 6, Tachyon 100G dan Isola I-Tera MT40 menawarkan Dk/Df yang lebih rendah, menjadikannya sesuai untuk pengisyaratan PAM4.

Ketebalan Penyaduran PCB Berkelajuan Tinggi dan Pemilihan Kerajang Kuprum

Ketebalan kuprum yang berlebihan meningkatkan kehilangan sisipan. Ketebalan penyaduran PCB berkelajuan tinggi biasanya 1 oz atau lebih nipis, dengan kerajang kuprum licin digunakan untuk mengurangkan kekasaran permukaan dan meningkatkan prestasi isyarat.

Cara Melaksanakan Isyarat PCIe 6.0 PAM4 dalam PCB

Pelaksanaan PAM4 memerlukan pengoptimuman komprehensif merentasi bahan, penghalaan dan penyambung. Simulasi Eye-Diagram mengesahkan prestasi, manakala pengurusan melalui yang teliti meminimumkan ketakselanjaran.

Kaedah Pengujian dan Pengesahan

• Ujian pematuhan memastikan pematuhan saluran PCIe 6.0
• Analisis Gambarajah Mata memeriksa isyarat bukaan mata
• Penentukuran TX/RX dengan FEC mengurangkan kadar ralat bit
• Pengujian CEM mengesahkan kebolehkendalian peringkat sistem

Kajian Kes Kilang dan Pameran Keupayaan

Kepakaran kami dalam pembuatan PCB pusat data AI termasuk:

• Pengeluaran besar-besaran dengan laminasi kehilangan ultra rendah
• Keupayaan kawalan penghalaan dan impedans berkelajuan tinggi
• Kajian kes menunjukkan pengurangan BER sebanyak 40% dan peningkatan latensi sebanyak 12% dalam sambungan GPU

Cadangan

PCIe 5.0 dan PCIe 6.0 sedang mentakrifkan semula pembuatan PCB untuk pusat data AI. Jurutera reka bentuk harus mengutamakan bahan berkelajuan tinggi, penghalaan yang dioptimumkan dan simulasi yang mantap. Ketua perolehan mesti bekerjasama dengan pengeluar PCB yang berpengalaman dalam reka bentuk frekuensi tinggi dan berkelajuan tinggi.

Soalan Lazim (FAQ)

S1: Apakah perbezaan utama antara PCIe 5.0 dan PCIe 6.0?

A1: Kelajuan meningkat daripada 32 GT/s kepada 64 GT/s, dengan penggunaan PAM4 dan FEC.

S2: Mengapakah pusat data AI mempunyai keperluan yang lebih tinggi untuk pembuatan PCB?

A2: Skala kluster GPU adalah besar, saluran saling sambung adalah panjang, dan cabaran integriti isyarat adalah ketara.

S3: Apakah pilihan biasa untuk bahan PCB berkelajuan tinggi?

A3: Megtron 6, Tachyon 100G, I-Tera MT40.

S4: Bagaimana untuk mengurangkan kehilangan isyarat dalam PCIe 6.0?

A4: Pilih bahan kehilangan rendah, kawal panjang jejak, gunakan retimer.

S5: Adakah ketebalan penyaduran PCB berkelajuan tinggi mempengaruhi isyarat?

A5: Ya, ketebalan kuprum yang berlebihan meningkatkan kehilangan. Gunakan kuprum licin dengan ketebalan yang sesuai.

S6: Bagaimanakah cara untuk mengesahkan prestasi saluran PCIe dalam papan induk pusat data AI?

A6: Melalui ujian pematuhan, analisis Gambarajah Mata dan penentukuran FEC.