PCIe 5.0과 PCIe 6.0 비교 분석: AI 데이터센터 PCB 제조의 주요 과제
목차
- 서론: PCIe의 진화와 AI 데이터센터의 요구 사항
- PCIe 5.0이란 무엇인가
- PCIe 6.0이란 무엇인가
- AI 데이터 센터에 PCIe 5.0 및 6.0이 필요한 이유
- 신호 무결성 문제: PCIe 5.0 vs 6.0
- 고속 PCB 재료 및 공정 선택
- PCB에서 PCIe 6.0 PAM4 시그널링을 구현하는 방법
- 테스트 및 검증 방법
- 공장 사례 연구 및 역량 시연
- 결론 및 권고사항
- 자주 묻는 질문(FAQ)
PCIe의 진화와 AI 데이터센터의 요구 사항
PCI Express(PCIe)는 서버 및 GPU 클러스터에서 가장 중요한 고속 상호 연결 표준 중 하나입니다.
PCIe 5.0이란 무엇인가
2019년에 도입된 PCIe 5.0은 데이터 전송 속도를 32 GT/s까지 향상시켜 레인당 약 4GB/s, x16 슬롯 전체 사용 시 최대 64GB/s를 제공합니다. 또한, 하위 호환성을 유지하기 위해 NRZ(Non-Return-to-Zero) 신호 방식을 계속 사용합니다.
PCIe 6.0이란 무엇인가
2022년에 출시된 PCIe 6.0은 속도를 두 배로 높여 64 GT/s를 제공하며, x16 레인에서 무려 128 GB/s의 속도를 구현합니다. 핵심 혁신은 PAM4(4단계 펄스 진폭 변조) 방식으로의 전환과 비트 오류를 줄이기 위한 FEC(순방향 오류 수정) 기능의 통합입니다. 이러한 전환으로 인해 특히 신호 무결성 측면에서 PCB 설계의 복잡성이 크게 증가합니다.
AI 데이터 센터에 PCIe 5.0 및 6.0이 필요한 이유
AI 학습 및 추론에는 GPU와 CPU 간의 초고속 상호 연결이 필수적입니다. PCIe 5.0 및 PCIe 6.0은 AI 데이터 센터에 필요한 대역폭을 제공합니다. GPU 밀도가 높아짐에 따라 PCB 신호 무결성 문제가 더욱 복잡해지므로 첨단 제조 기술이 필수적입니다.
신호 무결성 문제: PCIe 5.0 vs 6.0
삽입 손실
PCIe 5.0의 경우 삽입 손실 허용치는 약 28~30dB이지만, PCIe 6.0은 훨씬 더 엄격한 제한을 요구하며, 종종 20dB 미만입니다. PCB 재료의 유전 손실(Df)과 트레이스 길이는 신호의 안정성에 직접적인 영향을 미칩니다.
누화 및 임피던스 제어
PAM4 신호 방식에서는 진폭이 절반으로 줄어들어 누화 및 반사가 더욱 문제가 됩니다. PCB 제조 시 차동 임피던스를 85 ± 5 Ω 이내로 유지해야 하므로 더욱 엄격한 간격 규정과 차폐 전략이 필요합니다.
차등 배선 및 레이아웃 문제
PCIe 6.0에서는 트레이스 길이를 최소화해야 합니다. 10인치(약 25cm)보다 긴 트레이스는 신호 무결성을 유지하기 위해 초저손실 소재를 사용하거나 리타이머를 추가해야 합니다.
고속 PCB 재료 및 공정 선택
FR4와 고주파/고속 소재 비교
기존 FR4는 PCIe 6.0과 호환성이 떨어집니다. Megtron 6, Tachyon 100G, Isola I-Tera MT40과 같은 고급 소재는 낮은 Dk/Df 값을 제공하여 PAM4 신호에 적합합니다.
고속 PCB 도금 두께 및 동박 선택
구리 두께가 과도하면 삽입 손실이 증가합니다. 고속 PCB 도금 두께는 일반적으로 1온스 이하이며, 표면 거칠기를 줄이고 신호 성능을 향상시키기 위해 매끄러운 구리 호일이 사용됩니다.
PCB에서 PCIe 6.0 PAM4 시그널링을 구현하는 방법
PAM4를 구현하려면 재료, 배선 및 커넥터 전반에 걸친 포괄적인 최적화가 필요합니다. 아이 다이어그램 시뮬레이션을 통해 성능을 검증하고, 세심한 비아 관리를 통해 불연속성을 최소화합니다.
테스트 및 검증 방법
- 규정 준수 테스트를 통해 PCIe 6.0 채널 규정 준수를 보장합니다.
- 아이 다이어그램 분석은 신호 아이 개구부를 확인합니다.
- FEC를 사용한 TX/RX 캘리브레이션은 비트 오류율을 감소시킵니다.
- CEM 테스트는 시스템 수준의 상호 운용성을 검증합니다.
공장 사례 연구 및 역량 시연
당사의 AI 데이터센터 PCB 제조 전문성은 다음과 같습니다.
- 초저손실 적층재를 이용한 대량 생산
- 고속 라우팅 및 임피던스 제어 기능
- GPU 인터커넥트에서 BER 40% 감소 및 지연 시간 12% 개선을 보여주는 사례 연구
권장 사항
PCIe 5.0 및 PCIe 6.0은 AI 데이터 센터용 PCB 제조 방식을 재정의하고 있습니다. 설계 엔지니어는 고속 소재, 최적화된 배선, 그리고 강력한 시뮬레이션을 우선시해야 합니다. 구매 담당자는 고주파수, 고속 설계 경험이 풍부한 PCB 제조업체와 협력해야 합니다.
자주 묻는 질문(FAQ)
Q1: PCIe 5.0과 PCIe 6.0의 주요 차이점은 무엇입니까?
A1: PAM4 및 FEC 도입으로 속도가 32 GT/s에서 64 GT/s로 향상되었습니다.
Q2: AI 데이터 센터가 PCB 제조에 더 높은 요구 사항을 갖는 이유는 무엇입니까?
A2: GPU 클러스터 규모가 크고, 상호 연결 채널이 길며, 신호 무결성 문제가 심각합니다.
Q3: 고속 PCB 재료로 일반적으로 선택되는 것은 무엇입니까?
A3: 메그트론 6, Tachyon 100G, I-Tera MT40.
질문 4: PCIe 6.0에서 신호 손실을 줄이는 방법은 무엇입니까?
A4: 손실이 적은 재료를 선택하고, 트레이스 길이를 제어하고, 리타이머를 사용하십시오.
Q5: 고속 PCB 도금 두께가 신호에 영향을 미치나요?
A5: 네, 구리 두께가 지나치게 두꺼우면 손실이 증가합니다. 적절한 두께의 매끄러운 구리선을 사용하십시오.
Q6: AI 데이터센터 마더보드에서 PCIe 채널 성능을 검증하는 방법은 무엇입니까?
A6: 적합성 테스트, 아이 다이어그램 분석 및 FEC 교정을 통해.
