Mikroporöse Leiterplatte

Eine Leiterplatte (PCB), die mittels Laser- oder Plasmaätztechnologie hergestellt wird und einen Lochdurchmesser von weniger als 0,15 mm aufweist (in der Branche werden üblicherweise 0,1 mm als Standard verwendet), die für hochdichte Verbindungen eingesetzt wird.

Der Lochdurchmesser ist mehr als 50 % kleiner als bei herkömmlichen Leiterplatten, die Leiterbahnbreite/-abstand kann 30 μm/30 μm erreichen, die Verdrahtungsdichte ist um das 2- bis 3-fache erhöht, und sie eignet sich für die Hochfrequenz- und Hochgeschwindigkeitssignalübertragung.

Je nach Verfahren werden sie in Blind-Vias (einseitige Leitfähigkeit), Buried-Vias (interne Leitfähigkeit) und Through-Vias (durch die gesamte Leiterplatte) unterteilt. Der übliche Durchmesser von Blind-Vias liegt zwischen 50 und 100 µm.

Weit verbreitet in hochdichten Integrationsszenarien wie Smartphones (mit einem Anteil von über 60 %), 5G-Basisstationen, Server-Motherboards und KI-Chip-Gehäusen.

Es entstand nach der Reife der Laserbohrtechnologie in den 1990er Jahren. Das derzeit gängige Verfahren ermöglicht einen Lochdurchmesser von 30 μm, der kleinste bisher erreichte Lochdurchmesser liegt bei 15 μm.

Der minimale Lochdurchmesser für die industrielle Massenproduktion kann 50 μm erreichen, die Laborgrenze liegt bei 15 μm, aber die Kosten steigen exponentiell mit der Verringerung des Lochdurchmessers.

Im Allgemeinen überschreitet das Aspektverhältnis nicht 1:1, bei speziellen Verfahren kann es bis zu 1:0,8 erreichen. Ein zu hohes Aspektverhältnis kann zu einer unzureichenden Füllung der Galvanisierung führen.

Um die Unversehrtheit der stromlos abgeschiedenen Kupferschicht zu gewährleisten und das Risiko von Kurzschlüssen zu verringern, wird ein Mindestabstand von ≥80μm empfohlen.

Es wird empfohlen, Kernplatinen und Prepregs abwechselnd zu stapeln und die Dicke des Zwischenschichtdielektrikums auf 50-75 μm zu kontrollieren, um eine gute Signalübertragungsqualität zu gewährleisten.

Es ist notwendig, auf die parasitäre Kapazität des Lochs (typischer Wert

Für BGA-Fan-Out wird ein Blind-Via-Design bevorzugt. Jedes Pad entspricht 1–2 Mikro-Vias, und die Fan-Out-Leitungsbreite beträgt mindestens 40 μm.

Realisieren Sie Mehrpunktverbindungen zwischen Strom- und Masseebenen durch Mikrovias mit einem Abstand von ≤5 mm, um die Impedanz zwischen den Ebenen zu reduzieren.

Um die Wärmeleitfähigkeit zu verbessern, sollte die Dichte der Wärmeableitungsdurchkontaktierungen erhöht werden (empfohlen: ≥10 Durchkontaktierungen/cm²), wobei der Lochdurchmesser ≥80μm betragen sollte.

Die Lötstopplacköffnung sollte auf jeder Seite 20-30 μm größer sein als der Lochdurchmesser, um zu verhindern, dass die Lötstopplackfarbe das Loch verstopft.

Durch die Anwendung eines Aufbauverfahrens zur Erhöhung der Anzahl der Verdrahtungslagen und die Verwendung von Blind- und Buried-Vias anstelle von Through-Vias kann die Verdrahtungsdichte um mehr als 30 % erhöht werden.

Dazu gehören Laserbohren (CO₂, UV-Laser), Plasmaätzen und mechanisches Bohren (nur geeignet für größere Lochdurchmesser), wobei das Laserbohren mehr als 80 % ausmacht.

Der CO₂-Laser eignet sich kostengünstig für Lochdurchmesser von 0,075-0,15 mm; mit dem UV-Laser lassen sich Mikrovias

Die Bohrgeschwindigkeit des CO₂-Lasers liegt bei etwa 5.000 bis 10.000 Löchern pro Minute, die des UV-Lasers bei etwa 2.000 bis 5.000 Löchern pro Minute.

Die Positioniergenauigkeit beim Laserbohren beträgt ±25μm, beim mechanischen Bohren ±50μm und mit einem UV-Laser lässt sich eine hohe Präzision von ±15μm erreichen.

Mit stickstoffunterstütztem Laserbohren lässt sich die Grathöhe auf unter 5 μm begrenzen, alternativ kann eine Plasmaentschmierung eingesetzt werden.

Es wird ein Durchkontaktierungsverfahren benötigt, bei dem die Dicke der Kupferplattierung auf 25-35 μm und die Gleichmäßigkeit der Kupferdicke im Loch auf ≥85 % kontrolliert wird.

Um eine leitfähige Basis zu schaffen, wird eine 0,3–0,5 µm dicke Kupferschicht auf die isolierende Lochwand aufgebracht. Die Konzentration der Palladiumionen in der Aktivierungslösung muss auf 2–5 ppm eingestellt werden.

Die Laminierungstemperatur beträgt 180-210℃, der Druck 300-500 psi und die Aufheizrate 1-2℃/Minute, um eine gleichmäßige Aushärtung der dielektrischen Schicht zu gewährleisten.

Der Vakuumgrad muss unter -95 kPa liegen. Durch Vorhärten des Prepregs bis zur B-Stufe vor der Laminierung kann die Blasenfehlerrate auf unter 0,5 % reduziert werden.

Gängige Verfahren sind Immersionsgold (Schichtdicke 0,05–0,1 μm), OSP (Schichtdicke 0,2–0,5 μm) und Immersionssilber (0,1–0,3 μm). Immersionsgold bietet die höchste Zuverlässigkeit.

Es ist notwendig, die Viskosität der Tinte auf 80-120 Pa·s zu kontrollieren und ein Vakuum-Verschließverfahren anzuwenden, um Tintenreste in den Löchern zu vermeiden, wobei die Verstopfungsrate der Löcher ≤1% beträgt.

Laserschneiden kommt zum Einsatz, wenn die Formgenauigkeit unter ±0,1 mm liegen muss. Für herkömmliche Anforderungen können Fräser mit einer Drehzahl von 20.000–30.000 U/min verwendet werden.

Einschließlich rauer Lochwände (Rauheit Ra >1,5μm), Hohlräume in Löchern (Hohlraumanteil >5%), Lochabweichung (>±30μm) usw.

Durch Plasmareinigung werden Bohrrückstände entfernt, sodass die Oberflächenrauheit Ra der Lochwand ≤1,0μm beträgt.

Die Gesamtausbeute bei ausgereiften Prozessen liegt bei etwa 85–92 %. Je kleiner der Lochdurchmesser, desto geringer die Ausbeute. Die Ausbeute von 50-µm-Mikrovias beträgt etwa 80 %.

Einschließlich FR-4 (Dielektrizitätskonstante 4,2-4,5), Hochgeschwindigkeitsplatinen (wie Rogers 4350B, Dk=3,66), BT-Harz usw.

Hochgeschwindigkeitsplatinen haben einen niedrigeren Verlustfaktor (Df

Wird für die Zwischenschichtverklebung verwendet, wobei der Klebstoffgehalt auf 40-50 % und die Fließfähigkeit auf 20-30 % eingestellt wird, um die Gleichmäßigkeit des Dielektrikums nach der Laminierung zu gewährleisten.

Für die innere Lage wird eine 18 µm oder 35 µm dicke Kupferfolie empfohlen. Für die äußere Lage kann eine 18 µm dicke Folie verwendet werden, um Signalverluste zu minimieren. HDI-Leiterplatten verwenden häufig ultradünne 9 µm Kupferfolie.

Es muss die Anforderungen an Temperaturbeständigkeit (kein Ablösen bei 260℃/10s), Isolationswiderstand (>10^12Ω) und Haftung (Gitterschnittprüfung Stufe 0) erfüllen.

Es wird empfohlen, RTF-Kupferfolie (umgekehrt behandelt) mit einer Rauheit Ra

Bevorzugt werden Materialien mit niedriger Dielektrizitätskonstante (Dk

Sie müssen der RoHS 2.0-Richtlinie entsprechen, wobei der Halogengehalt (Chlor + Brom)

FR-4-Basismaterial ist am kostengünstigsten. Hochgeschwindigkeitsboards kosten das 3- bis 5-Fache von FR-4-Boards, BT-Harz liegt preislich dazwischen.

Das Basismaterial muss bei unter 25 °C und einer Luftfeuchtigkeit von unter 60 % gelagert werden. Das Prepreg muss bei -18 °C eingefroren werden und ist 6–12 Monate haltbar.

Einschließlich Sichtprüfung, Messung des Lochdurchmessers, Prüfung der Kupferdicke im Loch, Impedanzmessung und Querschnittsanalyse.

Verwenden Sie ein zweidimensionales Bildmessgerät (Genauigkeit ±1 μm) oder ein Rasterelektronenmikroskop (REM). Für die Chargenprüfung kann eine automatische optische Inspektion (AOI) eingesetzt werden.

Gemäß den IPC-Normen muss die Kupferdicke im Loch ≥20μm betragen und das Verhältnis der durchschnittlichen Kupferdicke zur minimalen Kupferdicke ≤1,5 ​​sein, ermittelt durch die metallographische Querschnittsmethode.

Verwenden Sie einen Netzwerkanalysator mit einem Testfrequenzbereich von 1-10 GHz, und die Impedanzabweichung sollte innerhalb von ±10 % kontrolliert werden.

Es ermöglicht die visuelle Beurteilung der Lochwandqualität, der Kupferschichtdicke und des Zustands der Zwischenschichtverbindung mit einer Schnittgenauigkeit von ±5μm.

Einschließlich thermischer Belastungsprüfung (260℃/10 Mal), Spannungsfestigkeitsprüfung (500V DC/1 Minute) und Temperatur-Feuchte-Zyklusprüfung (-40℃~85℃).

Prüfen Sie, ob die Lochwand nach dem Thermoschocktest (288℃/10 Mal) reißt; eine Risslänge

Mit Hilfe von Rasterelektronenmikroskopie (REM) lässt sich die Mikrostruktur beobachten, mit energiedispersiver Röntgenspektroskopie (EDS) die Elementzusammensetzung bestimmen und mit Röntgenstrahlen innere Defekte aufspüren.

Den Galvanisierungsprozess optimieren, um Hohlräume in Löchern zu reduzieren, die Haftung der Lötstopplackschicht zu verbessern und durch Umwelteinflüsse verursachte elektrochemische Migration zu vermeiden.

Bei normaler Nutzung kann die Lebensdauer 5-10 Jahre erreichen, während extreme Umgebungsbedingungen (hohe Temperatur, hohe Luftfeuchtigkeit) sie auf 2-3 Jahre verkürzen.

Dies umfasst SMT-Pastelung, BGA-Schweißen und Bauteilbestückung, wobei die Genauigkeitsanforderung für die SMT-Pasteung ±50μm beträgt.

Um ein Zusammenfallen der Mikrovias der Bauteile zu verhindern, muss der Pastendruck auf 0,5-1,0 kg/cm² eingestellt werden. Die Spitzentemperatur der Reflow-Ofenkurve liegt bei 230-245 °C.

Es ist notwendig, die Koplanarität der Lötperlen (

Optimieren Sie die Dicke des Lötpastenauftrags (100-120 μm), verwenden Sie stickstoffgeschütztes Reflow-Löten und achten Sie auf einen Sauerstoffgehalt von

Die Nachbearbeitungstemperatur sollte unter 260℃ gehalten werden und die Zeit sollte

Geeignet für Mikro-Vias mit einem Lochdurchmesser ≥0,3 mm, die Doppelwellenlöten oder selektives Wellenlöten erfordern, mit einer Lötwellenhöhe von 25-35 mm.

Bevorzugt wird bleifreie Lötpaste (SnAgCu-Legierung) mit einem Schmelzpunkt von 217℃, einem Flussmittelaktivitätsniveau RMA und einem Restisolationswiderstand von >10^10Ω.

Durch Reduzierung des Metallgehalts der Lötpaste auf 90-92% und Optimierung der Schablonenöffnung kann die Lötperlenfehlerrate auf unter 0,1% gesenkt werden.

Verwenden Sie wasserbasierte Reinigungsmittel bei einer Temperatur von 50-60℃ für 3-5 Minuten, um sicherzustellen, dass die Restionenkonzentration

Stellen Sie die Erkennungsgenauigkeit auf ±25μm und den Kontrastschwellenwert auf 30-50% ein, damit mehr als 95% der Montagefehler erkannt werden können.

Die Materialkosten betragen 40-50 %, die Verarbeitungskosten 30-40 % und die Kosten für Inspektion und Verpackung 10-20 %.

Lochdurchmesser, Schichtanzahl, Oberflächenbehandlungsverfahren, Materialart. Jede Reduzierung des minimalen Lochdurchmessers um 10 μm erhöht die Kosten um 15–20 %.

Optimieren Sie das Design, um die Anzahl der Schichten zu reduzieren, verwenden Sie standardisierte Materialien und erhöhen Sie die Produktionschargen, wodurch die Kosten um 10-30% gesenkt werden können.

Der Produktionszyklus für konventionelle Verfahren beträgt 7-10 Tage, und dringende Aufträge können auf 3-5 Tage verkürzt werden, aber die Kosten steigen um 20-30%.

Führen Sie automatisierte Produktionslinien ein, optimieren Sie die Prozessabläufe und steigern Sie die Auslastung der Laserbohranlagen auf über 80%.

Die monatliche Produktionskapazität einer einzelnen Produktionslinie beträgt je nach Anlagenkonfiguration und Prozesskomplexität etwa 5.000-10.000 m².

Die Kosten für kleine Losgrößen (1000 m²), hauptsächlich aufgrund der Maschineneinrichtung und der Verteilung der Fixkosten.

Die Kosten werden umfassend nach Fläche (Yuan/m²), Anzahl der Lagen, Lochdurchmesser usw. berechnet. Die Bearbeitungsgebühr für eine typische 8-lagige 0,1-mm-Mikrovia-Platine beträgt etwa 2000-3000 Yuan/m².

Durch die Optimierung des DFM-Designs können die Kosten um mehr als 15 % gesenkt werden, indem die Toleranzanforderungen unter der Voraussetzung der Leistungserbringung gelockert werden.

Die Investition in eine komplette Produktionslinie beträgt etwa 10-20 Millionen Yuan und umfasst Laserbohrmaschinen, Galvanisierungsanlagen, Laminieranlagen usw.

Entwicklung hin zu kleineren Lochdurchmessern (20 Lagen), geringeren Verlusten und integrierter Gehäusekonstruktion.

Um die Anforderungen an das Chip-Stacking zu erfüllen, ist es notwendig, vertikale Verbindungslochdurchmesser von

Wird zur Optimierung von Prozessparametern und zur intelligenten Fehlererkennung eingesetzt, wodurch die Ausbeute um 5-10 % und die Erkennungseffizienz um 30 % gesteigert werden können.

Die Herstellung von Löchern mit einem Durchmesser von 10 μm im Labor ist gelungen, die Massenproduktion steht jedoch vor Herausforderungen in Bezug auf Material, Ausrüstung und Kosten.

Durch hochdichte Verbindungen wird eine nahtlose Verbindung zwischen Chips und Leiterplatten erreicht, die Signalübertragungswege werden verkürzt und die Systemleistung verbessert.

Es werden umweltfreundliche Materialien und Verfahren eingesetzt, wobei der Schwermetallgehalt im Abwasser unter 1 ppm liegt und der Energieverbrauch um 20 % reduziert wird.

Für die Signalübertragungsstrukturen werden Materialien mit niedriger Dielektrizitätskonstante (Dk＜3,0) und extrem geringen Verlusten (Df＜0,001) benötigt, und die Lochdurchmesser müssen optimiert werden.

Bei einem Biegeradius von ≥3 mm müssen die Probleme der Lochwandrisse und des Ablösens der Kupferschicht gelöst werden.

Erreichen Sie durch digitale Fabriken eine vollständige Prozessüberwachung und eine automatisierte Produktion, wodurch die Produktionseffizienz um mehr als 50 % gesteigert wird.

Erfordert extrem verlustarme und hochstabile Verbindungen, wobei Lochdurchmesser und Leiterbahnbreiten im Submikrometerbereich kontrolliert werden, um die Übertragung von Quantensignalen zu gewährleisten.

Durch den Einsatz von 6- bis 10-lagigen HDI-Platinen mit einem Lochdurchmesser von 0,075 mm wird eine hohe Integrationsdichte von Chips, Kameras usw. erreicht, die 30 bis 40 % der Kosten des Mobiltelefon-Motherboards ausmacht.

Erfordert verlustarme Leiterplatten (Df＜0,003), Unterstützung von Frequenzbändern über 28 GHz und Wärmeableitung durch Durchkontaktierungen mit einer Dichte von ≥15 Durchkontaktierungen/cm².

Erfordert eine Hochgeschwindigkeitsverbindung mehrerer Prozessoren, den Einsatz der Rückbohrtechnologie zur Eliminierung von Stubs und eine Signalübertragungsverzögerung von

Erfüllt die AEC-Q100-Zertifizierung, Temperaturbeständigkeitsbereich -40℃~125℃ und besteht den 1000-Stunden-Salzsprühtest.