PCIe 5.0 vs PCIe 6.0 azalduta: IA datu-zentroen PCB fabrikaziorako erronka nagusiak
Edukien taula
- Sarrera: PCIe bilakaera eta IA datu-zentroen eskakizunak
- Zer da PCIe 5.0?
- Zer da PCIe 6.0?
- Zergatik behar dituzten IA datu-zentroek PCIe 5.0 eta 6.0
- Seinaleen Osotasunaren Erronkak: PCIe 5.0 vs 6.0
- Abiadura Handiko PCB Material eta Prozesu Hautaketa
- Nola inplementatu PCIe 6.0 PAM4 seinaleztapena PCBetan
- Proba eta Balidazio Metodoak
- Fabrikako Kasu Azterketa eta Gaitasunen Erakusketa
- Ondorioa eta gomendioak
- Maiz Egiten diren Galderak (FAQ)
PCIe bilakaera eta IA datu-zentroen eskakizunak
PCI Express (PCIe) zerbitzarietan eta GPU klusterretan abiadura handiko interkonexio estandar kritikoenetako bat da.
Zer da PCIe 5.0?
2019an aurkeztutako PCIe 5.0-k datu-tasak 32 GT/s-ra igo zituen, 4 GB/s inguru emanez errei bakoitzeko eta 64 GB/s-raino x16 zirrikitu oso baterako. Oraindik NRZ (Non-Return-to-Zero) seinaleztapena erabiltzen du, atzeranzko bateragarritasuna mantenduz.
Zer da PCIe 6.0?
2022an kaleratutako PCIe 6.0 bertsioak abiadura bikoizten du 64 GT/s-ra, x16 bideetarako 128 GB/s-ko abiadura izugarria eskainiz. Berrikuntza nagusia PAM4-ra (4 maila dituen pultsu-anplitude modulazioa) aldatzea eta bit erroreak arintzeko FEC-en (aurreranzko errore zuzenketa) integrazioa da. Trantsizio honek nabarmen handitzen du PCB diseinuaren konplexutasuna, batez ere seinalearen osotasunari dagokionez.
Zergatik behar dituzten IA datu-zentroek PCIe 5.0 eta 6.0
Adimen artifizialaren entrenamenduak eta inferentziak GPU eta CPUen arteko interkonexio ultra-azkarrak eskatzen dituzte. PCIe 5.0 eta PCIe 6.0-k AI datu-zentroek behar duten banda-zabalera eskaintzen dute. GPUen dentsitatea handitzen den heinean, PCB seinalearen osotasun-erronkak biderkatzen dira, eta fabrikazio aurreratua ezinbestekoa da.
Seinaleen Osotasunaren Erronkak: PCIe 5.0 vs 6.0
Txertatze-galera
PCIe 5.0-rako, txertatze-galeraren tolerantzia 28-30 dB ingurukoa da, baina PCIe 6.0-k muga askoz zorrotzagoak behar ditu, askotan 20 dB-tik beherakoak. PCB materialen galera dielektrikoek (Df) eta arrasto-luzerak zuzenean eragiten dute seinaleak egonkor mantentzen diren ala ez.
Gurutz-hotsaren eta inpedantzia-kontrola
PAM4 seinaleztapenarekin, anplitudea erdira murrizten da, eta horrek diafonia eta islapenak arazo handiagoak sortzen ditu. PCB fabrikazioak 85 ± 5 Ω-ko inpedantzia diferentziala mantendu behar du, tarte-arau eta blindaje-estrategia zorrotzagoak behar dituelarik.
Bideratze Diferentziala eta Diseinu Erronkak
PCIe 6.0-ko arrastoen luzerak minimizatu behar dira. 10 hazbete baino luzeagoa den edozein arrastok galera ultra-txikiko materialak edo birtenporizadoreak gehitu behar ditu seinalearen osotasuna mantentzeko.
Abiadura Handiko PCB Material eta Prozesu Hautaketa
FR4 vs. Maiztasun Handiko/Abiadura Handiko Materialak
FR4 konbentzionalak arazoak ditu PCIe 6.0-rekin. Megtron 6, Tachyon 100G eta Isola I-Tera MT40 bezalako material aurreratuek Dk/Df baxuagoa eskaintzen dute, eta horrek PAM4 seinaleztapenerako egokiak bihurtzen ditu.
Abiadura Handiko PCB Plakaren Lodiera eta Kobrezko Xaflaren Hautaketa
Kobrezko lodiera gehiegizkoak txertatze-galera handitzen du. Abiadura handiko PCB plakaren lodiera normalean 1 oz edo meheagoa da, eta kobrezko xafla leuna erabiltzen da gainazaleko zimurtasuna murrizteko eta seinalearen errendimendua hobetzeko.
Nola inplementatu PCIe 6.0 PAM4 seinaleztapena PCBetan
PAM4 ezartzeak material, bideratze eta konektoreen optimizazio integrala eskatzen du. Begi-diagramen simulazioek errendimendua balioztatzen dute, eta bideen kudeaketa zainduak etenaldiak minimizatzen ditu.
Proba eta Balidazio Metodoak
- PCIe 6.0 kanalaren betetzea bermatzen du betetze-probak
- Begi-diagramaren analisiak begi-irekidura seinaleak egiaztatzen ditu
- TX/RX kalibrazioak FEC-rekin bit errore tasak murrizten ditu
- CEM probak sistemaren mailako interoperabilitatea balioztatzen du
Fabrikako Kasu Azterketa eta Gaitasunen Erakusketa
Adimen artifizialaren datu-zentroen PCB fabrikazioan dugun espezializazioan honako hauek daude:
- Ekoizpen masiboa galera ultra-txikiko laminatuekin
- Abiadura handiko bideratzea eta inpedantzia kontrolatzeko gaitasunak
- Kasu-azterketek BERaren % 40ko murrizketa eta GPU interkonexioetan latentziaren % 12ko hobekuntza erakusten dute.
Gomendioak
PCIe 5.0 eta PCIe 6.0-k IA datu-zentroetarako PCB fabrikazioa birdefinitzen ari dira. Diseinu-ingeniariek abiadura handiko materialak, optimizatutako bideratzea eta simulazio sendoak lehenetsi beharko lituzkete. Erosketa-arduradunek maiztasun handiko eta abiadura handiko diseinuetan esperientzia duten PCB fabrikatzaileekin lankidetzan aritu behar dute.
Maiz Egiten diren Galderak (FAQ)
1. galdera: Zeintzuk dira PCIe 5.0 eta PCIe 6.0 arteko desberdintasun nagusiak?
A1: Abiadura 32 GT/s-tik 64 GT/s-ra igo da, PAM4 eta FEC erabiliz.
2.G: Zergatik dituzte IA datu-zentroek eskakizun handiagoak PCB fabrikaziorako?
A2: GPU klusterren eskala handia da, interkonexio kanalak luzeak dira eta seinaleen osotasun arazoak nabarmenak dira.
3. galdera: Zeintzuk dira abiadura handiko PCB materialen aukera ohikoenak?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
4. galdera: Nola murriztu seinale-galera PCIe 6.0-n?
A4: Aukeratu galera gutxiko materialak, kontrolatu arrastoaren luzera, erabili birtenporizadoreak.
5. galdera: Abiadura handiko PCB plaken lodierak eragiten al du seinaleetan?
A5: Bai, kobrezko lodiera gehiegiak galerak handitzen ditu. Erabili lodiera egokiko kobre leuna.
6. galdera: Nola balioztatu PCIe kanalaren errendimendua AI datu-zentroetako plaka baseetan?
A6: Betetze-proben, Eye-Diagram analisiaren eta FEC kalibrazioaren bidez.
