Порівняння PCIe 5.0 та PCIe 6.0: ключові виклики для виробництва друкованих плат у центрах обробки даних зі штучним інтелектом
Зміст
- Вступ: Еволюція PCIe та вимоги центрів обробки даних зі штучним інтелектом
- Що таке PCIe 5.0
- Що таке PCIe 6.0
- Чому центрам обробки даних зі штучним інтелектом потрібні PCIe 5.0 та 6.0
- Проблеми цілісності сигналу: PCIe 5.0 проти 6.0
- Вибір матеріалу та процесу високошвидкісної друкованої плати
- Як реалізувати сигналізацію PCIe 6.0 PAM4 на друкованих платах
- Методи тестування та валідації
- Тематичне дослідження заводу та демонстрація можливостей
- Висновки та рекомендації
- Часті запитання (FAQ)
Еволюція PCIe та вимоги центрів обробки даних зі штучним інтелектом
PCI Express (PCIe) – один із найважливіших стандартів високошвидкісного з'єднання в серверах і кластерах графічних процесорів.
Що таке PCIe 5.0
PCIe 5.0, представлений у 2019 році, підвищив швидкість передачі даних до 32 ГТ/с, забезпечуючи близько 4 ГБ/с на лінію та до 64 ГБ/с для повного слота x16. Він все ще використовує сигналізацію NRZ (Non-Return-to-Zero), зберігаючи зворотну сумісність.
Що таке PCIe 6.0
PCIe 6.0, випущений у 2022 році, подвоює швидкість до 64 ГТ/с, пропонуючи вражаючі 128 ГБ/с для ліній x16. Ключовим нововведенням є перехід до PAM4 (імпульсно-амплітудної модуляції з 4 рівнями) та інтеграція FEC (прямої корекції помилок) для зменшення бітових помилок. Цей перехід значно підвищує складність проектування друкованих плат, особливо для цілісності сигналу.
Чому центрам обробки даних зі штучним інтелектом потрібні PCIe 5.0 та 6.0
Навчання та логічний висновок штучного інтелекту вимагають надшвидких з'єднань між графічними процесорами та процесорами. PCIe 5.0 та PCIe 6.0 забезпечують пропускну здатність, від якої залежать центри обробки даних зі штучним інтелектом. Зі збільшенням щільності графічних процесорів проблеми цілісності сигналів друкованих плат множаться, що робить передове виробництво необхідним.
Проблеми цілісності сигналу: PCIe 5.0 проти 6.0
Внесені втрати
Для PCIe 5.0 допуск вставних втрат становить близько 28-30 дБ, але PCIe 6.0 вимагає набагато суворіших обмежень, часто нижче 20 дБ. Діелектричні втрати (Df) матеріалів друкованих плат і довжина доріжок безпосередньо впливають на стабільність сигналів.
Контроль перехресних перешкод та імпедансу
У сигналізації PAM4 амплітуда зменшується вдвічі, що ускладнює перехресні перешкоди та відбиття. Виробництво друкованих плат повинно підтримувати диференціальний імпеданс у межах 85 ± 5 Ом, що вимагає жорсткіших правил розміщення та стратегій екранування.
Проблеми диференціальної маршрутизації та компонування
Довжину трас у PCIe 6.0 необхідно мінімізувати. Будь-яка траса довжиною понад 10 дюймів вимагає матеріалів з наднизькими втратами або додавання ретаймерів для збереження цілісності сигналу.
Вибір матеріалу та процесу високошвидкісної друкованої плати
FR4 проти високочастотних/високошвидкісних матеріалів
Звичайний FR4 має труднощі з PCIe 6.0. Сучасні матеріали, такі як Megtron 6, Tachyon 100G та Isola I-Tera MT40, пропонують нижчий коефіцієнт Dk/Df, що робить їх придатними для передачі сигналів PAM4.
Вибір товщини покриття високошвидкісної друкованої плати та мідної фольги
Надмірна товщина міді збільшує втрати вставки. Товщина покриття високошвидкісних друкованих плат зазвичай становить 1 унцію або менше, при цьому гладка мідна фольга використовується для зменшення шорсткості поверхні та покращення характеристик сигналу.
Як реалізувати сигналізацію PCIe 6.0 PAM4 на друкованих платах
Впровадження PAM4 вимагає комплексної оптимізації матеріалів, трасування та з'єднувачів. Моделювання за допомогою око-схеми перевіряє продуктивність, а ретельне управління переходними отворами мінімізує розриви.
Методи тестування та валідації
- Тестування на відповідність забезпечує відповідність каналу PCIe 6.0
- Аналіз Eye-Diagram перевіряє відкриття сигнальних очей
- Калібрування TX/RX з FEC знижує рівень помилок бітів
- Тестування CEM підтверджує сумісність на системному рівні
Тематичне дослідження заводу та демонстрація можливостей
Наш досвід у виробництві друкованих плат для центрів обробки даних зі штучним інтелектом включає:
- Масове виробництво ламінатів з наднизькими втратами
- Можливості високошвидкісної маршрутизації та контролю імпедансу
- Тематичні дослідження, що показують 40% зниження BER та 12% покращення затримки в інтерконекторах GPU
Рекомендації
PCIe 5.0 та PCIe 6.0 переосмислюють виробництво друкованих плат для центрів обробки даних зі штучним інтелектом. Інженери-конструктори повинні надавати пріоритет високошвидкісним матеріалам, оптимізованій трасіровці та надійному моделюванню. Керівники закупівель повинні співпрацювати з виробниками друкованих плат, які мають досвід у високочастотних та високошвидкісних конструкціях.
Часті запитання (FAQ)
Q1: Які основні відмінності між PCIe 5.0 та PCIe 6.0?
A1: Швидкість збільшується з 32 GT/с до 64 GT/с завдяки впровадженню PAM4 та FEC.
Q2: Чому центри обробки даних зі штучним інтелектом мають вищі вимоги до виробництва друкованих плат?
A2: Масштаб кластера GPU великий, канали з'єднання довгі, а проблеми з цілісністю сигналу значні.
Q3: Які поширені варіанти використання матеріалів для високошвидкісних друкованих плат?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
Q4: Як зменшити втрати сигналу в PCIe 6.0?
A4: Вибирайте матеріали з низькими втратами, контролюйте довжину доріжки, використовуйте повторювачі часу.
Q5: Чи впливає товщина покриття високошвидкісної друкованої плати на сигнали?
A5: Так, надмірна товщина міді збільшує втрати. Використовуйте гладку мідь відповідної товщини.
Q6: Як перевірити продуктивність каналу PCIe на материнських платах для центрів обробки даних зі штучним інтелектом?
A6: Шляхом перевірки відповідності, аналізу Eye-діаграми та калібрування FEC.
