PCIe 5.0 vs PCIe 6.0 explicado: desafíos clave para a fabricación de PCB de centros de datos de IA
Índice
- Introdución: Evolución de PCIe e demandas de centros de datos de IA
- Que é PCIe 5.0?
- Que é PCIe 6.0?
- Por que os centros de datos de IA necesitan PCIe 5.0 e 6.0
- Desafíos de integridade do sinal: PCIe 5.0 fronte a 6.0
- Selección de materiais e procesos para PCB de alta velocidade
- Como implementar a sinalización PCIe 6.0 PAM4 en PCBs
- Métodos de proba e validación
- Estudo de caso de fábrica e presentación de capacidades
- Conclusión e recomendacións
- Preguntas frecuentes (FAQ)
Evolución de PCIe e demandas de centros de datos de IA
PCI Express (PCIe) é un dos estándares de interconexión de alta velocidade máis importantes en servidores e clústeres de GPU.
Que é PCIe 5.0?
PCIe 5.0, introducido en 2019, elevou as velocidades de datos a 32 GT/s, proporcionando uns 4 GB/s por canle e ata 64 GB/s para unha ranura x16 completa. Segue a usar a sinalización NRZ (Non-Return-to-Zero), mantendo a compatibilidade con versións anteriores.
Que é PCIe 6.0?
PCIe 6.0, lanzado en 2022, duplica a velocidade a 64 GT/s, ofrecendo uns enormes 128 GB/s para carrís x16. A innovación clave é o cambio a PAM4 (modulación de amplitude de pulso con 4 niveis) e a integración de FEC (corrección de erros cara adiante) para mitigar os erros de bit. Esta transición aumenta significativamente a complexidade do deseño de PCB, especialmente para a integridade do sinal.
Por que os centros de datos de IA necesitan PCIe 5.0 e 6.0
O adestramento e a inferencia en IA requiren interconexións ultrarrápidas entre GPU e CPU. PCIe 5.0 e PCIe 6.0 ofrecen o ancho de banda do que dependen os centros de datos de IA. A medida que aumenta a densidade das GPU, os desafíos de integridade do sinal das placas de circuíto impreso multiplícanse, o que fai que a fabricación avanzada sexa esencial.
Desafíos de integridade do sinal: PCIe 5.0 fronte a 6.0
Perda de inserción
Para PCIe 5.0, a tolerancia á perda de inserción é duns 28-30 dB, pero PCIe 6.0 require límites moito máis estritos, a miúdo por debaixo dos 20 dB. A perda dieléctrica (Df) dos materiais da PCB e a lonxitude da traza inflúen directamente na estabilidade dos sinais.
Control de diafonía e impedancia
Coa sinalización PAM4, a amplitude redúcese á metade, o que fai que a diafonía e as reflexións sexan máis problemáticas. A fabricación de PCB debe manter unha impedancia diferencial dentro de 85 ± 5 Ω, o que require regras de espazado e estratexias de blindaxe máis estritas.
Desafíos de enrutamento diferencial e deseño
Débense minimizar as lonxitudes das trazas en PCIe 6.0. Calquera traza de máis de 10 polgadas require materiais de perda ultrabaxa ou a adición de retemporizadores para preservar a integridade do sinal.
Selección de materiais e procesos para PCB de alta velocidade
FR4 vs materiais de alta frecuencia/alta velocidade
O FR4 convencional ten dificultades con PCIe 6.0. Os materiais avanzados como Megtron 6, Tachyon 100G e Isola I-Tera MT40 ofrecen unha relación Dk/Df máis baixa, o que os fai axeitados para a sinalización PAM4.
Espesor de chapado de PCB de alta velocidade e selección de lámina de cobre
Un grosor excesivo de cobre aumenta a perda de inserción. O grosor do revestimento das placas de circuítos impresos de alta velocidade adoita ser de 1 onza ou máis fino, cunha lámina de cobre lisa que se usa para reducir a rugosidade da superficie e mellorar o rendemento do sinal.
Como implementar a sinalización PCIe 6.0 PAM4 en PCBs
A implementación de PAM4 require unha optimización exhaustiva de materiais, enrutamento e conectores. As simulacións de diagramas oculares validan o rendemento, mentres que unha xestión coidadosa das vías minimiza as descontinuidades.
Métodos de proba e validación
- As probas de conformidade garanten a conformidade co canal PCIe 6.0
- A análise do diagrama ocular comproba as aberturas dos ollos sinalizadas
- A calibración TX/RX con FEC reduce as taxas de erro de bits
- As probas CEM validan a interoperabilidade a nivel de sistema
Estudo de caso de fábrica e presentación de capacidades
A nosa experiencia na fabricación de PCB para centros de datos de IA inclúe:
- Produción en masa con laminados de perda ultrabaxa
- Capacidades de enrutamento de alta velocidade e control de impedancia
- Estudos de caso que mostran unha redución do 40 % na BER e unha mellora da latencia do 12 % nas interconexións da GPU
Recomendacións
PCIe 5.0 e PCIe 6.0 están a redefinir a fabricación de PCB para centros de datos de IA. Os enxeñeiros de deseño deben priorizar materiais de alta velocidade, enrutamento optimizado e simulacións robustas. Os líderes de compras deben asociarse con fabricantes de PCB con experiencia en deseños de alta frecuencia e alta velocidade.
Preguntas frecuentes (FAQ)
P1: Cales son as principais diferenzas entre PCIe 5.0 e PCIe 6.0?
A1: A velocidade aumenta de 32 GT/s a 64 GT/s coa adopción de PAM4 e FEC.
P2: Por que os centros de datos de IA teñen requisitos máis elevados para a fabricación de PCB?
A2: A escala do clúster de GPU é grande, os canais de interconexión son longos e os desafíos de integridade do sinal son significativos.
P3: Cales son as opcións habituais para materiais de PCB de alta velocidade?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
P4: Como reducir a perda de sinal en PCIe 6.0?
A4: Escolla materiais de baixa perda, controle a lonxitude da traza e use retemporizadores.
P5: Afecta os sinais o grosor do revestimento de PCB de alta velocidade?
R5: Si, un grosor excesivo de cobre aumenta a perda. Use cobre liso co grosor axeitado.
P6: Como validar o rendemento do canal PCIe nas placas base dos centros de datos de IA?
A6: Mediante probas de conformidade, análise de diagrama ocular e calibración FEC.
