PCIe 5.0 vs PCIe 6.0 Spiegatu: Sfide Chjave per a Fabbricazione di PCB di Centri di Dati IA
Summariu
- Introduzione: Evoluzione di PCIe è esigenze di u centru di dati AI
- Chì ghjè PCIe 5.0
- Chì ghjè PCIe 6.0
- Perchè i centri di dati di l'IA anu bisognu di PCIe 5.0 è 6.0
- Sfide di l'integrità di u signale: PCIe 5.0 vs 6.0
- Selezzione di Materiali è Prucessi PCB à Alta Velocità
- Cumu implementà a segnalazione PCIe 6.0 PAM4 in PCB
- Metodi di Test è Validazione
- Studiu di casu di fabbrica è presentazione di capacità
- Cunclusione è Raccomandazioni
- Dumande Frequenti (FAQ)
Evoluzione PCIe è esigenze di i centri di dati AI
PCI Express (PCIe) hè unu di i standard d'interconnessione à alta velocità più impurtanti in i servitori è i cluster di GPU.
Chì ghjè PCIe 5.0
PCIe 5.0, introduttu in u 2019, hà aumentatu i tassi di dati à 32 GT/s, furnendu circa 4 GB/s per corsia è finu à 64 GB/s per un slot x16 cumpletu. Utilizza sempre a segnalazione NRZ (Non-Return-to-Zero), mantenendu a compatibilità retroattiva.
Chì ghjè PCIe 6.0
PCIe 6.0, publicatu in u 2022, raddoppia a velocità à 64 GT/s, offrendu una massiccia 128 GB/s per e linee x16. L'innuvazione chjave hè u cambiamentu à PAM4 (Pulse-Amplitude Modulation with 4 levels) è l'integrazione di FEC (Forward Error Correction) per mitigà l'errori di bit. Questa transizione aumenta significativamente a cumplessità di a cuncepzione di PCB, in particulare per l'integrità di u signale.
Perchè i centri di dati di l'IA anu bisognu di PCIe 5.0 è 6.0
A furmazione è l'inferenza di l'IA richiedenu interconnessioni ultraveloci trà GPU è CPU. PCIe 5.0 è PCIe 6.0 furniscenu a larghezza di banda nantu à quale si basanu i centri di dati di l'IA. Cù l'aumentu di a densità di e GPU, e sfide di l'integrità di u signale PCB si multiplicanu, rendendu a fabricazione avanzata essenziale.
Sfide di l'integrità di u signale: PCIe 5.0 vs 6.0
Perdita d'inserzione
Per PCIe 5.0, a tolleranza di perdita d'inserzione hè intornu à 28-30 dB, ma PCIe 6.0 richiede limiti assai più stretti, spessu sottu à 20 dB. A perdita dielettrica (Df) di i materiali PCB è a lunghezza di a traccia anu un impattu direttu nantu à a stabilità di i signali.
Cuntrollu di Crosstalk è Impedenza
Cù a segnalazione PAM4, l'ampiezza hè dimezzata, rendendu a diafonia è e riflessioni più problematiche. A fabricazione di PCB deve mantene una impedenza differenziale in 85 ± 5 Ω, ciò chì richiede regule di spaziatura è strategie di schermatura più strette.
Sfide di Routing Differenziale è Layout
E lunghezze di e tracce in PCIe 6.0 devenu esse minimizate. Ogni traccia più longa di 10 pollici richiede materiali à perdite ultra basse o l'aggiunta di retimer per priservà l'integrità di u signale.
Selezzione di Materiali è Prucessi PCB à Alta Velocità
FR4 vs Materiali à Alta Frequenza/Alta Velocità
L'FR4 cunvinziunale hà difficultà cù PCIe 6.0. I materiali avanzati cum'è Megtron 6, Tachyon 100G è Isola I-Tera MT40 offrenu un Dk/Df più bassu, ciò chì li rende adatti per a segnalazione PAM4.
Spessore di placcatura PCB à alta velocità è selezzione di foglia di rame
Un spessore eccessivu di rame aumenta a perdita d'inserzione. U spessore di placcatura di PCB à alta velocità hè tipicamente 1 oz o più finu, cù una lamina di rame liscia aduprata per riduce a rugosità di a superficia è migliurà e prestazioni di u signale.
Cumu implementà a segnalazione PCIe 6.0 PAM4 in PCB
L'implementazione di PAM4 richiede una ottimizazione cumpleta di i materiali, di u routing è di i connettori. E simulazioni Eye-Diagram validanu e prestazioni, mentre chì a gestione attenta di e via minimizza e discontinuità.
Metodi di Test è Validazione
- I testi di cunfurmità assicuranu a cunfurmità di u canale PCIe 6.0
- L'analisi di u diagramma oculare verifica l'apertura di l'ochji di u signale
- A calibrazione TX/RX cù FEC riduce i tassi d'errore di bit
- I testi CEM validanu l'interoperabilità à livellu di sistema
Studiu di casu di fabbrica è presentazione di capacità
A nostra cumpetenza in a fabricazione di PCB per centri di dati AI include:
- Pruduzzione di massa cù laminati à bassissima perdita
- Capacità di routing à alta velocità è di cuntrollu di l'impedenza
- Studi di casu chì mostranu una riduzione di 40% in BER è un miglioramentu di latenza di 12% in l'interconnessioni GPU
Raccomandazioni
PCIe 5.0 è PCIe 6.0 stanu ridefinendu a fabricazione di PCB per i centri di dati AI. L'ingegneri di cuncepimentu devenu dà priorità à i materiali à alta velocità, u routing ottimizzatu è e simulazioni robuste. I capi di l'approvvigionamentu devenu collaborà cù i pruduttori di PCB chì anu sperienza in cuncepimenti à alta frequenza è alta velocità.
Dumande Frequenti (FAQ)
D1: Chì sò e principali differenze trà PCIe 5.0 è PCIe 6.0?
A1: A velocità aumenta da 32 GT/s à 64 GT/s, cù l'adozione di PAM4 è FEC.
D2: Perchè i centri di dati di l'IA anu esigenze più elevate per a fabricazione di PCB?
A2: A scala di u cluster GPU hè grande, i canali d'interconnessione sò longhi è e sfide d'integrità di u signale sò significative.
Q3: Chì sò e scelte cumuni per i materiali PCB d'alta velocità?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
Q4: Cumu riduce a perdita di signale in PCIe 6.0?
A4: Sceglite materiali à bassa perdita, cuntrullate a lunghezza di a traccia, aduprate ritimeri.
Q5: U spessore di a placcatura di PCB à alta velocità affetta i signali?
A5: Iè, un spessore eccessivu di rame aumenta a perdita. Aduprate rame lisciu cù un spessore adattatu.
D6: Cumu validà e prestazioni di u canale PCIe in e schede madri di i centri di dati AI?
A6: Attraversu teste di cunfurmità, analisi Eye-Diagram è calibrazione FEC.
