PCIe 5.0 vs PCIe 6.0 forklaret: Vigtigste udfordringer for fremstilling af printkort til AI-datacentre

Indholdsfortegnelse

• Introduktion: PCIe-udvikling og krav til AI-datacentre
• Hvad er PCIe 5.0
• Hvad er PCIe 6.0
• Hvorfor AI-datacentre har brug for PCIe 5.0 og 6.0
• Udfordringer med signalintegritet: PCIe 5.0 vs 6.0
  • Indsættelsestab
  • Krydstale- og impedanskontrol
  • Differentiel routing og layoutudfordringer
• Valg af højhastigheds-PCB-materiale og -proces
  • FR4 vs. højfrekvente/højhastighedsmaterialer
  • Højhastigheds-PCB-belægningstykkelse og valg af kobberfolie
• Sådan implementeres PCIe 6.0 PAM4-signalering i printkort
• Test- og valideringsmetoder
• Fabrikscasestudie og kompetencepræsentation
• Konklusion og anbefalinger
• Ofte stillede spørgsmål (FAQ)

PCIe-udvikling og krav til AI-datacentre

PCI Express (PCIe) er en af ​​de mest kritiske højhastighedsforbindelsesstandarder i servere og GPU-klynger.

Hvad er PCIe 5.0

PCIe 5.0, introduceret i 2019, hævede datahastighederne til 32 GT/s, hvilket gav omkring 4 GB/s pr. bane og op til 64 GB/s for et fuldt x16-slot. Den bruger stadig NRZ (Non-Return-to-Zero) signalering, hvilket opretholder bagudkompatibilitet.

Hvad er PCIe 6.0

PCIe 6.0, der blev udgivet i 2022, fordobler hastigheden til 64 GT/s og tilbyder hele 128 GB/s for x16-baner. Den vigtigste innovation er skiftet til PAM4 (Pulse-Amplitude Modulation med 4 niveauer) og integrationen af ​​FEC (Forward Error Correction) for at mindske bitfejl. Denne overgang øger PCB-designets kompleksitet betydeligt, især med hensyn til signalintegritet.

Hvorfor AI-datacentre har brug for PCIe 5.0 og 6.0

AI-træning og -inferens kræver ultrahurtige forbindelser mellem GPU'er og CPU'er. PCIe 5.0 og PCIe 6.0 leverer den båndbredde, som AI-datacentre er afhængige af. Efterhånden som GPU-tætheden stiger, mangedobles udfordringerne med PCB-signalintegritet, hvilket gør avanceret fremstilling afgørende.

Udfordringer med signalintegritet: PCIe 5.0 vs 6.0

Indsættelsestab

For PCIe 5.0 er tolerancen for indsættelsestab omkring 28-30 dB, men PCIe 6.0 kræver meget strengere grænser, ofte under 20 dB. Det dielektriske tab (Df) i PCB-materialer og sporlængden påvirker direkte, om signalerne forbliver stabile.

Krydstale- og impedanskontrol

Med PAM4-signalering halveres amplituden, hvilket gør krydstale og refleksioner mere problematiske. PCB-fremstilling skal opretholde en differentiel impedans inden for 85 ± 5 Ω, hvilket kræver strammere afstandsregler og afskærmningsstrategier.

Differentiel routing og layoutudfordringer

Sporlængder i PCIe 6.0 skal minimeres. Ethvert spor, der er længere end 25 cm, kræver materialer med ultralavt tab eller tilføjelse af retimere for at bevare signalintegriteten.

Valg af højhastigheds-PCB-materiale og -proces

FR4 vs. højfrekvente/højhastighedsmaterialer

Konventionelle FR4-kort kæmper med PCIe 6.0. Avancerede materialer som Megtron 6, Tachyon 100G og Isola I-Tera MT40 tilbyder lavere Dk/Df, hvilket gør dem velegnede til PAM4-signalering.

Højhastigheds-PCB-belægningstykkelse og valg af kobberfolie

For stor kobbertykkelse øger indsættelsestab. Højhastigheds-PCB-belægningstykkelsen er typisk 28 g eller tyndere, og glat kobberfolie bruges til at reducere overfladeruhed og forbedre signalydelsen.

Sådan implementeres PCIe 6.0 PAM4-signalering i printkort

Implementering af PAM4 kræver omfattende optimering på tværs af materialer, routing og stik. Eye-Diagram-simuleringer validerer ydeevne, mens omhyggelig styring minimerer diskontinuiteter.

Test- og valideringsmetoder

• Overholdelsestest sikrer overholdelse af PCIe 6.0-kanaler
• Øjediagramanalyse kontrollerer signaløjneåbninger
• TX/RX-kalibrering med FEC reducerer bitfejlrater
• CEM-testning validerer interoperabilitet på systemniveau

Fabrikscasestudie og kompetencepræsentation

Vores ekspertise inden for fremstilling af printkort til AI-datacentre omfatter:

• Masseproduktion med laminater med ultralavt tab
• Højhastighedsrouting og impedanskontrolfunktioner
• Casestudier, der viser 40% reduktion i BER og 12% forbedring af latenstid i GPU-forbindelser

Anbefalinger

PCIe 5.0 og PCIe 6.0 omdefinerer printkortproduktion til AI-datacentre. Designingeniører bør prioritere højhastighedsmaterialer, optimeret routing og robuste simuleringer. Indkøbsledere skal samarbejde med printkortproducenter med erfaring i højfrekvente højhastighedsdesigns.

Ofte stillede spørgsmål (FAQ)

Q1: Hvad er de vigtigste forskelle mellem PCIe 5.0 og PCIe 6.0?

A1: Hastigheden øges fra 32 GT/s til 64 GT/s med implementeringen af ​​PAM4 og FEC.

Q2: Hvorfor har AI-datacentre højere krav til printkortproduktion?

A2: GPU-klyngeskalaen er stor, forbindelseskanalerne er lange, og signalintegritetsudfordringerne er betydelige.

Q3: Hvad er almindelige valg af højhastigheds-PCB-materialer?

A3: Megtron 6, Tachyon 100G, I-Tera MT40.

Q4: Hvordan reducerer man signaltab i PCIe 6.0?

A4: Vælg materialer med lavt tab, styr sporlængden, brug retimere.

Q5: Påvirker tykkelsen af ​​højhastigheds-PCB-belægning signaler?

A5: Ja, for stor kobbertykkelse øger tabet. Brug glat kobber med passende tykkelse.

Q6: Hvordan validerer man PCIe-kanalydeevne i bundkort til AI-datacentre?

A6: Gennem compliance-test, Eye-Diagram-analyse og FEC-kalibrering.