PCIe 5.0 vs. PCIe 6.0 selitettynä: tekoälyllä tehtävien datakeskusten piirilevyjen valmistuksen keskeiset haasteet
Sisällysluettelo
- Johdanto: PCIe-evoluutio ja tekoälyn datakeskusten vaatimukset
- Mikä on PCIe 5.0
- Mikä on PCIe 6.0
- Miksi tekoälydatakeskukset tarvitsevat PCIe 5.0:n ja 6.0:n
- Signaalin eheyden haasteet: PCIe 5.0 vs. 6.0
- Nopea piirilevymateriaali ja prosessivalinta
- PCIe 6.0 PAM4 -signaloinnin toteuttaminen piirilevyillä
- Testaus- ja validointimenetelmät
- Tehtaan tapaustutkimus ja osaamisen esittely
- Johtopäätökset ja suositukset
- Usein kysytyt kysymykset (UKK)
PCIe-evoluutio ja tekoälyn datakeskusten vaatimukset
PCI Express (PCIe) on yksi kriittisimmistä nopeista yhteenliitäntästandardeista palvelimissa ja näytönohjainklustereissa.
Mikä on PCIe 5.0
Vuonna 2019 esitelty PCIe 5.0 nosti tiedonsiirtonopeudet 32 GT/s:iin, tarjoten noin 4 Gt/s kaistaa kohden ja jopa 64 Gt/s täydelle x16-paikalle. Se käyttää edelleen NRZ (Non-Return-to-Zero) -signalointia, mikä säilyttää yhteensopivuuden taaksepäin.
Mikä on PCIe 6.0
Vuonna 2022 julkaistu PCIe 6.0 kaksinkertaistaa nopeuden 64 GT/s:iin, tarjoten massiiviset 128 Gt/s x16-kaistoille. Keskeinen innovaatio on siirtyminen PAM4:ään (pulse-amplitude modulation with 4 levels) ja FEC:n (Forward Error Correction) integrointi bittivirheiden vähentämiseksi. Tämä siirtyminen lisää merkittävästi piirilevysuunnittelun monimutkaisuutta, erityisesti signaalin eheyden osalta.
Miksi tekoälydatakeskukset tarvitsevat PCIe 5.0:n ja 6.0:n
Tekoälyn koulutus ja päättely vaativat erittäin nopeita yhteyksiä näytönohjainten ja suorittimien välillä. PCIe 5.0 ja PCIe 6.0 tarjoavat kaistanleveyden, josta tekoälydatakeskukset ovat riippuvaisia. Näytönohjaimen tiheyden kasvaessa piirilevyjen signaalin eheyden haasteet moninkertaistuvat, mikä tekee edistyneestä valmistuksesta välttämätöntä.
Signaalin eheyden haasteet: PCIe 5.0 vs. 6.0
Lisäyshäviö
PCIe 5.0:n tapauksessa lisäyshäviön toleranssi on noin 28–30 dB, mutta PCIe 6.0 vaatii paljon tiukempia rajoja, usein alle 20 dB. Piirilevymateriaalien dielektrinen häviö (Df) ja johtimen pituus vaikuttavat suoraan signaalien pysymiseen vakaina.
Ylikuulumisen ja impedanssin hallinta
PAM4-signaloinnissa amplitudi puolittuu, mikä tekee ylikuulumisesta ja heijastuksista ongelmallisempia. Piirilevyjen valmistuksessa differentiaaliimpedanssin on pysyttävä 85 ± 5 Ω:n sisällä, mikä vaatii tiukempia välistyssääntöjä ja suojausstrategioita.
Differentiaalisen reitityksen ja asettelun haasteet
PCIe 6.0:n johtimien pituudet on minimoitava. Yli 10 tuuman pituiset johtimet vaativat erittäin pienihäviöisiä materiaaleja tai uudelleenajastimien lisäämistä signaalin eheyden säilyttämiseksi.
Nopea piirilevymateriaali ja prosessivalinta
FR4 vs. suurtaajuus-/suurnopeusmateriaalit
Perinteinen FR4 kamppailee PCIe 6.0:n kanssa. Edistyneet materiaalit, kuten Megtron 6, Tachyon 100G ja Isola I-Tera MT40, tarjoavat alhaisemman Dk/Df-arvon, mikä tekee niistä sopivia PAM4-signalointiin.
Nopea piirilevypinnoituksen paksuus ja kuparifolion valinta
Liiallinen kuparin paksuus lisää väliinkytkentähäviötä. Nopeasti valmistetun piirilevyn pinnoitteen paksuus on tyypillisesti 28 g tai ohuempi, ja sileää kuparifoliota käytetään pinnan karheuden vähentämiseksi ja signaalin suorituskyvyn parantamiseksi.
PCIe 6.0 PAM4 -signaloinnin toteuttaminen piirilevyillä
PAM4:n käyttöönotto vaatii kattavaa optimointia materiaalien, reitityksen ja liittimien osalta. Eye-Diagram-simulaatiot validoivat suorituskykyä, kun taas huolellinen läpivientinhallinta minimoi epäjatkuvuudet.
Testaus- ja validointimenetelmät
- Yhteensopivuustestaus varmistaa PCIe 6.0 -kanavan yhteensopivuuden
- Silmädiagrammianalyysi tarkistaa silmän aukkojen signaalit
- TX/RX-kalibrointi FEC:llä vähentää bittivirhemääriä
- CEM-testaus validoi järjestelmätason yhteentoimivuuden
Tehtaan tapaustutkimus ja osaamisen esittely
Asiantuntemuksemme tekoälyllä varustettujen datakeskusten piirilevyjen valmistuksessa kattaa:
- Massatuotanto erittäin vähähäviöisillä laminaateilla
- Nopea reititys ja impedanssin säätöominaisuudet
- Case-tutkimukset, jotka osoittavat BER:n pienenemisen 40 % ja latenssin parantumisen 12 % GPU-liitännöissä
Suositukset
PCIe 5.0 ja PCIe 6.0 määrittelevät uudelleen piirilevyjen valmistuksen tekoälykeskuksissa. Suunnitteluinsinöörien tulisi priorisoida nopeat materiaalit, optimoitu reititys ja vankat simulaatiot. Hankintapäälliköiden on tehtävä yhteistyötä piirilevyvalmistajien kanssa, joilla on kokemusta suurtaajuisista ja nopeista suunnitteluista.
Usein kysytyt kysymykset (UKK)
K1: Mitkä ovat PCIe 5.0:n ja PCIe 6.0:n tärkeimmät erot?
A1: Nopeus kasvaa 32 GT/s:stä 64 GT/s:iin PAM4:n ja FEC:n käyttöönoton myötä.
K2: Miksi tekoälydatakeskuksilla on korkeammat vaatimukset piirilevyjen valmistukselle?
A2: GPU-klusterin mittakaava on suuri, yhteenliitäntäkanavat ovat pitkiä ja signaalin eheysongelmat ovat merkittäviä.
K3: Mitä yleisiä valintoja on nopeaan piirilevyyn asennettaville materiaaleille?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
K4: Kuinka vähentää signaalihäviötä PCIe 6.0:ssa?
A4: Valitse vähähäviöisiä materiaaleja, hallitse juovan pituutta ja käytä uudelleenajastimia.
K5: Vaikuttaako suurnopeuspiirilevyjen pinnoitteen paksuus signaaleihin?
A5: Kyllä, liiallinen kuparin paksuus lisää häviöitä. Käytä sileää ja sopivan paksuista kuparia.
K6: Miten PCIe-kanavan suorituskykyä voidaan validoida tekoälydatakeskusten emolevyillä?
A6: Vaatimustenmukaisuustestauksen, silmädiagrammianalyysin ja FEC-kalibroinnin avulla.
