PCIe 5.0 vs PCIe 6.0 explicat: reptes clau per a la fabricació de PCB de centres de dades d'IA
Índex
- Introducció: Evolució del PCIe i demandes dels centres de dades d'IA
- Què és PCIe 5.0?
- Què és PCIe 6.0?
- Per què els centres de dades d'IA necessiten PCIe 5.0 i 6.0
- Reptes d'integritat del senyal: PCIe 5.0 vs 6.0
- Selecció de materials i processos per a PCB d'alta velocitat
- Com implementar la senyalització PCIe 6.0 PAM4 en PCB
- Mètodes de prova i validació
- Estudi de cas de fàbrica i presentació de capacitats
- Conclusió i recomanacions
- Preguntes freqüents (FAQ)
Evolució de PCIe i demandes dels centres de dades d'IA
PCI Express (PCIe) és un dels estàndards d'interconnexió d'alta velocitat més crítics en servidors i clústers de GPU.
Què és PCIe 5.0?
PCIe 5.0, introduït el 2019, va augmentar les velocitats de dades a 32 GT/s, proporcionant uns 4 GB/s per carril i fins a 64 GB/s per a una ranura x16 completa. Encara utilitza la senyalització NRZ (Non-Return-to-Zero), mantenint la compatibilitat amb versions anteriors.
Què és PCIe 6.0?
PCIe 6.0, llançat el 2022, duplica la velocitat a 64 GT/s, oferint uns enormes 128 GB/s per a carrils x16. La innovació clau és el canvi a PAM4 (modulació d'amplitud d'impulsos amb 4 nivells) i la integració de FEC (correcció d'errors directes) per mitigar els errors de bit. Aquesta transició augmenta significativament la complexitat del disseny de PCB, especialment pel que fa a la integritat del senyal.
Per què els centres de dades d'IA necessiten PCIe 5.0 i 6.0
L'entrenament i la inferència d'IA requereixen interconnexions ultraràpides entre GPU i CPU. PCIe 5.0 i PCIe 6.0 ofereixen l'ample de banda del qual depenen els centres de dades d'IA. A mesura que augmenta la densitat de les GPU, els reptes d'integritat del senyal de les PCB es multipliquen, fent que la fabricació avançada sigui essencial.
Reptes d'integritat del senyal: PCIe 5.0 vs 6.0
Pèrdua d'inserció
Per a PCIe 5.0, la tolerància a la pèrdua d'inserció és d'uns 28-30 dB, però PCIe 6.0 requereix límits molt més estrictes, sovint per sota dels 20 dB. La pèrdua dielèctrica (Df) dels materials de la PCB i la longitud de la traça influeixen directament en l'estabilitat dels senyals.
Control de diafonia i impedància
Amb la senyalització PAM4, l'amplitud es redueix a la meitat, cosa que fa que la diafonia i les reflexions siguin més problemàtiques. La fabricació de PCB ha de mantenir una impedància diferencial dins de 85 ± 5 Ω, cosa que requereix regles d'espaiat i estratègies de blindatge més estrictes.
Reptes de disseny i enrutament diferencial
Cal minimitzar les longituds de les traces a PCIe 6.0. Qualsevol traça de més de 10 polzades requereix materials de pèrdues ultrabaixes o l'addició de retemporitzadors per preservar la integritat del senyal.
Selecció de materials i processos per a PCB d'alta velocitat
FR4 vs Materials d'Alta Freqüència/Alta Velocitat
L'FR4 convencional té problemes amb PCIe 6.0. Els materials avançats com ara Megtron 6, Tachyon 100G i Isola I-Tera MT40 ofereixen una relació Dk/Df més baixa, cosa que els fa adequats per a la senyalització PAM4.
Gruix de recobriment de PCB d'alta velocitat i selecció de làmina de coure
Un gruix excessiu de coure augmenta la pèrdua d'inserció. El gruix del recobriment de les plaques de circuits impresos d'alta velocitat sol ser d'1 oz o més prim, amb una làmina de coure llisa utilitzada per reduir la rugositat de la superfície i millorar el rendiment del senyal.
Com implementar la senyalització PCIe 6.0 PAM4 en PCB
La implementació de PAM4 requereix una optimització exhaustiva de tots els materials, l'encaminament i els connectors. Les simulacions de diagrama a ull validen el rendiment, mentre que una gestió acurada de les vies minimitza les discontinuitats.
Mètodes de prova i validació
- Les proves de compliment garanteixen el compliment del canal PCIe 6.0
- L'anàlisi del diagrama ocular comprova les obertures dels ulls del senyal
- El calibratge TX/RX amb FEC redueix les taxes d'error de bit
- Les proves CEM validen la interoperabilitat a nivell de sistema
Estudi de cas de fàbrica i presentació de capacitats
La nostra experiència en la fabricació de PCB per a centres de dades d'IA inclou:
- Producció en massa amb laminats de pèrdues ultrabaixes
- Enrutament d'alta velocitat i capacitats de control d'impedància
- Casos pràctics que mostren una reducció del 40% en la BER i una millora de la latència del 12% en les interconnexions de la GPU
Recomanacions
PCIe 5.0 i PCIe 6.0 estan redefinint la fabricació de PCB per a centres de dades d'IA. Els enginyers de disseny han de prioritzar els materials d'alta velocitat, l'enrutament optimitzat i les simulacions robustes. Els líders de compres han de col·laborar amb fabricants de PCB amb experiència en dissenys d'alta freqüència i alta velocitat.
Preguntes freqüents (FAQ)
P1: Quines són les principals diferències entre PCIe 5.0 i PCIe 6.0?
A1: La velocitat augmenta de 32 GT/s a 64 GT/s, amb l'adopció de PAM4 i FEC.
P2: Per què els centres de dades d'IA tenen requisits més alts per a la fabricació de PCB?
A2: L'escala del clúster de GPU és gran, els canals d'interconnexió són llargs i els reptes d'integritat del senyal són significatius.
P3: Quines són les opcions habituals per a materials de PCB d'alta velocitat?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
P4: Com puc reduir la pèrdua de senyal a PCIe 6.0?
A4: Trieu materials de baixes pèrdues, controleu la longitud de la traça i utilitzeu retemporitzadors.
P5: El gruix del recobriment de PCB d'alta velocitat afecta els senyals?
A5: Sí, un gruix excessiu de coure augmenta les pèrdues. Utilitzeu coure llis amb un gruix adequat.
P6: Com es pot validar el rendiment del canal PCIe a les plaques base de centres de dades d'IA?
A6: Mitjançant proves de compliment, anàlisi de diagrama ocular i calibratge FEC.
