Објаснување на PCIe 5.0 наспроти PCIe 6.0: Клучни предизвици за производство на печатени плочки со вештачка интелигенција во центрите за податоци
Содржина
- Вовед: PCIe еволуција и барања за центар за податоци со вештачка интелигенција
- Што е PCIe 5.0
- Што е PCIe 6.0
- Зошто центрите за податоци со вештачка интелигенција имаат потреба од PCIe 5.0 и 6.0
- Предизвици со интегритетот на сигналот: PCIe 5.0 наспроти 6.0
- Избор на материјал и процес за високобрзински PCB
- Како да се имплементира PCIe 6.0 PAM4 сигнализација во печатени плочки
- Методи за тестирање и валидација
- Студија на случај на фабрика и презентација на способности
- Заклучок и препораки
- Често поставувани прашања (ЧПП)
PCIe Evolution и барања за центар за податоци со вештачка интелигенција
PCI Express (PCIe) е еден од најкритичните стандарди за брзо меѓусебно поврзување кај серверите и графичките кластери.
Што е PCIe 5.0
PCIe 5.0, воведен во 2019 година, ги зголеми брзините на податоци на 32 GT/s, обезбедувајќи околу 4 GB/s по лента и до 64 GB/s за целосен x16 слот. Сè уште користи NRZ (Non-Return-to-Zero) сигнализација, одржувајќи ја назадната компатибилност.
Што е PCIe 6.0
PCIe 6.0, издаден во 2022 година, ја дуплира брзината на 64 GT/s, нудејќи огромни 128 GB/s за x16 ленти. Клучната иновација е преминот кон PAM4 (Пулсна-Амплитудна Модулација со 4 нивоа) и интеграцијата на FEC (Корекција на грешки нанапред) за ублажување на грешките во битовите. Оваа транзиција значително ја зголемува комплексноста на дизајнот на печатената плочка, особено за интегритетот на сигналот.
Зошто центрите за податоци со вештачка интелигенција имаат потреба од PCIe 5.0 и 6.0
Вештачката интелигенција и обуката и инференцијата бараат ултра брзи меѓусебни врски помеѓу графичките процесори и процесорите. PCIe 5.0 и PCIe 6.0 го испорачуваат пропусниот опсег на кој се потпираат центрите за податоци со вештачка интелигенција. Како што се зголемува густината на графичките процесори, предизвиците со интегритетот на сигналот на печатените плочки се множат, што го прави напредното производство неопходно.
Предизвици со интегритетот на сигналот: PCIe 5.0 наспроти 6.0
Загуба при вметнување
За PCIe 5.0, толеранцијата на загуба на вметнување е околу 28-30 dB, но PCIe 6.0 бара многу построги ограничувања, често под 20 dB. Диелектричната загуба (Df) на PCB материјалите и должината на трагата директно влијаат врз тоа дали сигналите остануваат стабилни.
Контрола на преслушување и импеданса
Со PAM4 сигнализацијата, амплитудата е преполовена, што ги прави преслушувањето и рефлексиите попроблематични. Производството на печатени плочки мора да одржува диференцијална импеданса во рамките на 85 ± 5 Ω, што бара построги правила за растојание и стратегии за заштита.
Предизвици за диференцијално рутирање и распоред
Должините на трагите во PCIe 6.0 мора да се минимизираат. Секоја трага подолга од 10 инчи бара материјали со ултрамали загуби или додавање на ретајмери за да се зачува интегритетот на сигналот.
Избор на материјал и процес за високобрзински PCB
FR4 наспроти материјали со висока фреквенција/брзина
Конвенционалниот FR4 има проблеми со PCIe 6.0. Напредните материјали како што се Megtron 6, Tachyon 100G и Isola I-Tera MT40 нудат понизок Dk/Df, што ги прави погодни за PAM4 сигнализација.
Дебелина на високобрзинско обложување на PCB и избор на бакарна фолија
Прекумерната дебелина на бакарот го зголемува губитокот на вметнување. Дебелината на облогата на PCB за брза употреба е обично 1 oz или потенка, со мазна бакарна фолија што се користи за намалување на грубоста на површината и подобрување на перформансите на сигналот.
Како да се имплементира PCIe 6.0 PAM4 сигнализација во печатени плочки
Имплементацијата на PAM4 бара сеопфатна оптимизација низ материјалите, рутирањето и конектори. Симулациите со Eye-Diagram ги потврдуваат перформансите, додека внимателното управување ги минимизира дисконтинуитетите.
Методи за тестирање и валидација
- Тестирањето за усогласеност обезбедува усогласеност со PCIe 6.0 каналот
- Анализата на дијаграмот на очите ги проверува сигналните отвори на очите
- Калибрацијата на TX/RX со FEC ги намалува стапките на бит грешки
- CEM тестирањето ја потврдува интероперабилноста на системско ниво
Студија на случај на фабрика и презентација на способности
Нашата експертиза во производство на печатени плочки (PCB) за центри за податоци со вештачка интелигенција вклучува:
- Масовно производство со ламинати со ултра ниски загуби
- Можности за брзо рутирање и контрола на импедансата
- Студии на случај кои покажуваат намалување од 40% во BER и подобрување од 12% во меѓусебните поврзувања на графичките процесори
Препораки
PCIe 5.0 и PCIe 6.0 го редефинираат производството на печатени плочки (PCB) за центри за податоци со вештачка интелигенција. Инженерите за дизајн треба да дадат приоритет на материјали со голема брзина, оптимизирано рутирање и робусни симулации. Лидерите за набавки мора да соработуваат со производители на печатени плочки (PCB) кои имаат искуство во дизајни со голема фреквенција и голема брзина.
Често поставувани прашања (ЧПП)
П1: Кои се главните разлики помеѓу PCIe 5.0 и PCIe 6.0?
A1: Брзината се зголемува од 32 GT/s на 64 GT/s, со усвојување на PAM4 и FEC.
П2: Зошто центрите за податоци со вештачка интелигенција имаат повисоки барања за производство на печатени плочки?
A2: Скалата на кластерот на графичкиот процесор е голема, каналите за меѓусебно поврзување се долги, а предизвиците за интегритетот на сигналот се значајни.
П3: Кои се вообичаените избори за материјали за PCB со голема брзина?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
П4: Како да се намали загубата на сигналот во PCIe 6.0?
A4: Изберете материјали со ниски загуби, контролирајте ја должината на трагата, користете ретајмери.
П5: Дали дебелината на високобрзинската плочка на печатената печатена плочка влијае на сигналите?
A5: Да, прекумерната дебелина на бакарот го зголемува губитокот. Користете мазен бакар со соодветна дебелина.
П6: Како да се потврдат перформансите на PCIe каналот кај матичните плочи со AI центри за податоци?
A6: Преку тестирање на усогласеност, анализа на дијаграм на очи и FEC калибрација.
