PCIe 5.0 ir PCIe 6.0 palyginimas: pagrindiniai dirbtinio intelekto duomenų centrų PCB gamybos iššūkiai
Turinys
- Įvadas: PCIe evoliucija ir dirbtinio intelekto duomenų centro reikalavimai
- Kas yra PCIe 5.0?
- Kas yra PCIe 6.0?
- Kodėl dirbtinio intelekto duomenų centrams reikia PCIe 5.0 ir 6.0?
- Signalo vientisumo iššūkiai: PCIe 5.0 ir 6.0
- Didelės spartos PCB medžiagų ir procesų parinkimas
- Kaip įdiegti PCIe 6.0 PAM4 signalizaciją PCB plokštėse
- Testavimo ir patvirtinimo metodai
- Gamyklos atvejo analizė ir pajėgumų demonstravimas
- Išvada ir rekomendacijos
- Dažnai užduodami klausimai (DUK)
PCIe evoliucija ir dirbtinio intelekto duomenų centro reikalavimai
PCI Express (PCIe) yra vienas iš svarbiausių didelės spartos sujungimo standartų serveriuose ir GPU klasteriuose.
Kas yra PCIe 5.0?
2019 m. pristatytas PCIe 5.0 padidino duomenų perdavimo spartą iki 32 GT/s, užtikrindamas apie 4 GB/s vienai juostai ir iki 64 GB/s visam x16 lizdui. Vis dar naudojamas NRZ (negrįžtantis į nulį) signalizavimas, išlaikant atgalinį suderinamumą.
Kas yra PCIe 6.0?
2022 m. išleistas PCIe 6.0 padvigubina greitį iki 64 GT/s, siūlydamas net 128 GB/s x16 juostoms. Pagrindinė naujovė – perėjimas prie PAM4 (4 lygių impulsų amplitudės moduliacijos) ir FEC (tiesioginės klaidų taisymo) integravimas, siekiant sumažinti bitų klaidas. Šis perėjimas žymiai padidina spausdintinių plokščių projektavimo sudėtingumą, ypač signalo vientisumo atžvilgiu.
Kodėl dirbtinio intelekto duomenų centrams reikia PCIe 5.0 ir 6.0?
Dirbtinio intelekto mokymui ir išvadoms reikalingi itin greiti sujungimai tarp GPU ir CPU. PCIe 5.0 ir PCIe 6.0 užtikrina pralaidumą, kuriuo remiasi dirbtinio intelekto duomenų centrai. Didėjant GPU tankiui, PCB signalo vientisumo iššūkiai daugėja, todėl pažangi gamyba tampa būtina.
Signalo vientisumo iššūkiai: PCIe 5.0 ir 6.0
Įterpties nuostoliai
PCIe 5.0 atveju įterpties nuostolių tolerancija yra apie 28–30 dB, tačiau PCIe 6.0 keliami daug griežtesni apribojimai, dažnai mažesni nei 20 dB. PCB medžiagų dielektriniai nuostoliai (Df) ir signalo ilgis tiesiogiai veikia signalų stabilumą.
Kryžminio trikdymo ir varžos valdymas
Naudojant PAM4 signalizaciją, amplitudė sumažėja perpus, todėl kyla daugiau problemų dėl skersinių trukdžių ir atspindžių. PCB gamybos metu diferencinė varža turi būti 85 ± 5 Ω ribose, todėl reikia griežtesnių atstumų taisyklių ir ekranavimo strategijų.
Diferencinio maršrutizavimo ir išdėstymo iššūkiai
PCIe 6.0 jungčių ilgiai turi būti kuo mažesni. Bet kokiam ilgesniam nei 10 colių jungčiai reikalingos itin mažo nuostolio medžiagos arba pridedami retimeriai, kad būtų išsaugotas signalo vientisumas.
Didelės spartos PCB medžiagų ir procesų parinkimas
FR4 ir didelio dažnio / didelio greičio medžiagos
Įprastas FR4 sunkiai veikia su PCIe 6.0. Pažangios medžiagos, tokios kaip „Megtron 6“, „Tachyon 100G“ ir „Isola I-Tera MT40“, pasižymi mažesniu Dk/Df, todėl jos tinka PAM4 signalizacijai.
Didelės spartos PCB dengimo storis ir vario folijos pasirinkimas
Per didelis vario storis padidina įterpties nuostolius. Didelės spartos PCB padengimo storis paprastai yra 1 uncija (28 g) arba plonesnis, o lygi vario folija naudojama paviršiaus šiurkštumui sumažinti ir signalo kokybei pagerinti.
Kaip įdiegti PCIe 6.0 PAM4 signalizaciją PCB plokštėse
Įgyvendinant PAM4, reikia visapusiškai optimizuoti medžiagas, maršrutizavimą ir jungtis. Akių diagramos modeliavimas patvirtina našumą, o kruopštus valdymas sumažina nutrūkimus.
Testavimo ir patvirtinimo metodai
- Atitikties bandymai užtikrina PCIe 6.0 kanalo atitiktį
- Akių diagramos analizė tikrina signalines akių angas
- TX/RX kalibravimas su FEC sumažina bitų klaidų dažnį
- CEM testavimas patvirtina sistemos lygmens sąveikumą
Gamyklos atvejo analizė ir pajėgumų demonstravimas
Mūsų patirtis dirbtinio intelekto duomenų centrų spausdintinių plokščių gamyboje apima:
- Masinė gamyba su itin mažai nuostolių patiriančiais laminatais
- Didelės spartos maršrutizavimo ir varžos valdymo galimybės
- Atvejų tyrimai, rodantys 40 % sumažėjusį BER ir 12 % pagerėjusį delsos laiką GPU sujungimuose
Rekomendacijos
PCIe 5.0 ir PCIe 6.0 iš naujo apibrėžia spausdintinių plokščių gamybą dirbtinio intelekto duomenų centrams. Projektavimo inžinieriai turėtų teikti pirmenybę greitaeigėms medžiagoms, optimizuotam maršrutizavimui ir patikimiems modeliavimams. Pirkimų vadovai turi bendradarbiauti su spausdintinių plokščių gamintojais, turinčiais patirties kuriant aukšto dažnio ir didelės spartos projektus.
Dažnai užduodami klausimai (DUK)
1 klausimas: Kokie yra pagrindiniai PCIe 5.0 ir PCIe 6.0 skirtumai?
A1: Įdiegus PAM4 ir FEC, greitis padidėja nuo 32 GT/s iki 64 GT/s.
2 klausimas: Kodėl dirbtinio intelekto duomenų centrams keliami aukštesni PCB gamybos reikalavimai?
A2: GPU klasterio mastas yra didelis, sujungimo kanalai yra ilgi, o signalo vientisumo problemos yra didelės.
3 klausimas: Kokie yra dažniausiai pasirenkami greitaeigių PCB medžiagų pasirinkimai?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
4 klausimas: Kaip sumažinti signalo praradimą PCIe 6.0?
A4: Pasirinkite mažai nuostolių turinčias medžiagas, kontroliuokite pėdsako ilgį, naudokite retimarus.
5 klausimas: Ar didelės spartos PCB dangos storis turi įtakos signalams?
A5: Taip, per didelis vario storis padidina nuostolius. Naudokite lygų, tinkamo storio varį.
6 klausimas: Kaip patikrinti PCIe kanalo našumą dirbtinio intelekto duomenų centro pagrindinėse plokštėse?
A6: Atliekant atitikties bandymus, akių diagramos analizę ir FEC kalibravimą.
