Paliwanag sa PCIe 5.0 vs PCIe 6.0: Mga Pangunahing Hamon para sa Paggawa ng PCB ng AI Data Center
Talaan ng mga Nilalaman
- Panimula: Mga Pangangailangan sa Ebolusyon ng PCIe at AI Data Center
- Ano ang PCIe 5.0
- Ano ang PCIe 6.0
- Bakit Kailangan ng mga AI Data Center ang PCIe 5.0 at 6.0
- Mga Hamon sa Integridad ng Signal: PCIe 5.0 vs 6.0
- Mataas na Bilis na Pagpili ng Materyal at Proseso ng PCB
- Paano Ipatupad ang PCIe 6.0 PAM4 Signaling sa mga PCB
- Mga Paraan ng Pagsubok at Pagpapatunay
- Pag-aaral ng Kaso ng Pabrika at Pagpapakita ng Kakayahan
- Konklusyon at mga Rekomendasyon
- Mga Madalas Itanong (FAQ)
Mga Pangangailangan sa PCIe Evolution at AI Data Center
Ang PCI Express (PCIe) ay isa sa mga pinakamahalagang pamantayan ng high-speed interconnect sa mga server at GPU cluster.
Ano ang PCIe 5.0
Ang PCIe 5.0, na ipinakilala noong 2019, ay nagpataas ng mga rate ng data sa 32 GT/s, na nagbibigay ng humigit-kumulang 4 GB/s bawat lane at hanggang 64 GB/s para sa isang buong x16 slot. Gumagamit pa rin ito ng NRZ (Non-Return-to-Zero) signaling, na pinapanatili ang backward compatibility.
Ano ang PCIe 6.0
Ang PCIe 6.0, na inilabas noong 2022, ay nagdoble sa bilis sa 64 GT/s, na nag-aalok ng napakalaking 128 GB/s para sa x16 lanes. Ang pangunahing inobasyon ay ang paglipat sa PAM4 (Pulse-Amplitude Modulation na may 4 na antas) at ang integrasyon ng FEC (Forward Error Correction) upang mabawasan ang mga error sa bit. Ang transisyon na ito ay makabuluhang nagpapataas ng pagiging kumplikado ng disenyo ng PCB, lalo na para sa integridad ng signal.
Bakit Kailangan ng mga AI Data Center ang PCIe 5.0 at 6.0
Ang pagsasanay at paghihinuha ng AI ay nangangailangan ng napakabilis na interkoneksyon sa pagitan ng mga GPU at CPU. Ang PCIe 5.0 at PCIe 6.0 ay naghahatid ng bandwidth na inaasahan ng mga AI data center. Habang tumataas ang densidad ng GPU, dumarami ang mga hamon sa integridad ng signal ng PCB, kaya mahalaga ang advanced manufacturing.
Mga Hamon sa Integridad ng Signal: PCIe 5.0 vs 6.0
Pagkawala ng Pagsingit
Para sa PCIe 5.0, ang insertion loss tolerance ay nasa bandang 28-30 dB, ngunit ang PCIe 6.0 ay nangangailangan ng mas mahigpit na mga limitasyon, kadalasang mas mababa sa 20 dB. Ang dielectric loss (Df) ng mga materyales ng PCB at ang haba ng trace ay direktang nakakaapekto kung mananatiling matatag ang mga signal.
Pagkontrol ng Crosstalk at Impedance
Sa pamamagitan ng PAM4 signaling, nababawasan ang amplitude sa kalahati, na nagiging mas problematiko ang crosstalk at mga reflection. Ang paggawa ng PCB ay dapat magpanatili ng differential impedance sa loob ng 85 ± 5 Ω, na nangangailangan ng mas mahigpit na mga panuntunan sa espasyo at mga estratehiya sa shielding.
Mga Hamon sa Differential Routing at Layout
Dapat bawasan ang haba ng trace sa PCIe 6.0. Anumang trace na mas mahaba sa 10 pulgada ay nangangailangan ng mga ultra-low-loss na materyales o pagdaragdag ng mga retimer upang mapanatili ang integridad ng signal.
Mataas na Bilis na Pagpili ng Materyal at Proseso ng PCB
FR4 vs Materyales na Mataas ang Dalas/Mataas ang Bilis
Nahihirapan ang kumbensyonal na FR4 sa PCIe 6.0. Ang mga advanced na materyales tulad ng Megtron 6, Tachyon 100G, at Isola I-Tera MT40 ay nag-aalok ng mas mababang Dk/Df, kaya angkop ang mga ito para sa PAM4 signaling.
Mataas na Bilis na Kapal ng PCB Plating at Pagpili ng Copper Foil
Ang sobrang kapal ng tanso ay nagpapataas ng insertion loss. Ang kapal ng high-speed PCB plating ay karaniwang 1 oz o mas manipis, na may makinis na copper foil na ginagamit upang mabawasan ang surface roughness at mapabuti ang signal performance.
Paano Ipatupad ang PCIe 6.0 PAM4 Signaling sa mga PCB
Ang pagpapatupad ng PAM4 ay nangangailangan ng komprehensibong pag-optimize sa mga materyales, routing, at connector. Pinapatunayan ng mga simulation ng Eye-Diagram ang pagganap, habang ang maingat na pamamahala sa pamamagitan ng pag-access ay nagpapaliit sa mga discontinuity.
Mga Paraan ng Pagsubok at Pagpapatunay
- Tinitiyak ng pagsubok sa pagsunod ang pagsunod sa PCIe 6.0 channel
- Sinusuri ng pagsusuri ng Eye-Diagram ang mga signal ng pagbukas ng mata
- Binabawasan ng TX/RX calibration gamit ang FEC ang mga bit error rate
- Pinapatunayan ng pagsubok ng CEM ang interoperability sa antas ng sistema
Pag-aaral ng Kaso ng Pabrika at Pagpapakita ng Kakayahan
Ang aming kadalubhasaan sa paggawa ng AI data center PCB ay kinabibilangan ng:
- Produksyon nang maramihan gamit ang mga ultra-low-loss laminates
- Mga kakayahan sa pagkontrol ng high-speed routing at impedance
- Mga pag-aaral ng kaso na nagpapakita ng 40% na pagbawas sa BER at 12% na pagpapabuti ng latency sa mga interconnect ng GPU
Mga Rekomendasyon
Binabago ng PCIe 5.0 at PCIe 6.0 ang kahulugan ng paggawa ng PCB para sa mga AI data center. Dapat unahin ng mga design engineer ang mga high-speed na materyales, na-optimize na routing, at matatag na simulation. Dapat makipagsosyo ang mga lider sa pagkuha sa mga tagagawa ng PCB na may karanasan sa mga high-frequency at high-speed na disenyo.
Mga Madalas Itanong (FAQ)
T1: Ano ang mga pangunahing pagkakaiba sa pagitan ng PCIe 5.0 at PCIe 6.0?
A1: Tumataas ang bilis mula 32 GT/s patungong 64 GT/s, kasabay ng pag-aampon ng PAM4 at FEC.
T2: Bakit mas mataas ang mga kinakailangan ng mga AI data center para sa paggawa ng PCB?
A2: Malaki ang GPU cluster scale, mahaba ang mga interconnect channel, at malaki ang mga hamon sa integridad ng signal.
T3: Ano ang mga karaniwang pagpipilian para sa mga high-speed na materyales ng PCB?
A3: Megtron 6, Tachyon 100G, I-Tera MT40.
T4: Paano mabawasan ang pagkawala ng signal sa PCIe 6.0?
A4: Pumili ng mga materyales na mababa ang pagkalugi, kontrolin ang haba ng bakas, gumamit ng mga retimer.
T5: Nakakaapekto ba ang kapal ng high-speed PCB plating sa mga signal?
A5: Oo, ang sobrang kapal ng tanso ay nagpapataas ng pagkalugi. Gumamit ng makinis na tanso na may angkop na kapal.
T6: Paano i-validate ang performance ng PCIe channel sa mga AI data center motherboard?
A6: Sa pamamagitan ng compliance testing, Eye-Diagram analysis, at FEC calibration.
