सूक्ष्म सच्छिद्र पीसीबी

लेसर किंवा प्लाझ्मा एचिंग तंत्रज्ञानाचा वापर करून बनवलेला प्रिंटेड सर्किट बोर्ड (पीसीबी) ज्याचा व्यास ०.१५ मिमी पेक्षा कमी असतो (उद्योग सामान्यतः ०.१ मिमी मानक म्हणून वापरतो), जो उच्च-घनतेच्या इंटरकनेक्शनसाठी वापरला जातो.

छिद्राचा व्यास सामान्य PCB पेक्षा 50% पेक्षा जास्त लहान आहे, रेषेची रुंदी/अंतर 30μm/30μm पर्यंत पोहोचू शकते, वायरिंगची घनता 2-3 पट वाढली आहे आणि ते उच्च-फ्रिक्वेन्सी आणि उच्च-गती सिग्नल ट्रान्समिशनसाठी योग्य आहे.

प्रक्रियेनुसार, ते ब्लाइंड व्हियाज (एकतर्फी वाहकता), बरी व्हियाज (अंतर्गत वाहकता) आणि थ्रू व्हियाज (संपूर्ण बोर्डमधून) मध्ये विभागले गेले आहेत. सामान्य ब्लाइंड व्हिया व्यास श्रेणी 50-100μm आहे.

स्मार्टफोन (६०% पेक्षा जास्त), ५जी बेस स्टेशन, सर्व्हर मदरबोर्ड आणि एआय चिप पॅकेजिंग सारख्या उच्च-घनतेच्या एकत्रीकरण परिस्थितींमध्ये मोठ्या प्रमाणावर वापरले जाते.

१९९० च्या दशकात लेसर ड्रिलिंग तंत्रज्ञानाच्या परिपक्वतेनंतर ते उदयास आले. सध्याच्या मुख्य प्रवाहातील प्रक्रियेत ३०μm भोक व्यास मिळू शकतो आणि किमान भोक व्यासाचा रेकॉर्ड १५μm आहे.

औद्योगिक मोठ्या प्रमाणात उत्पादनासाठी किमान छिद्राचा व्यास 50μm पर्यंत पोहोचू शकतो आणि प्रयोगशाळेची मर्यादा 15μm आहे, परंतु छिद्राचा व्यास कमी झाल्यामुळे खर्च वेगाने वाढतो.

साधारणपणे, आस्पेक्ट रेशो १:१ पेक्षा जास्त नसतो आणि विशेष प्रक्रिया १:०.८ पर्यंत पोहोचू शकतात. खूप जास्त आस्पेक्ट रेशोमुळे इलेक्ट्रोप्लेटिंग फिलिंग खराब होण्याची शक्यता असते.

इलेक्ट्रोलेस कॉपर प्लेटिंग लेयरची अखंडता सुनिश्चित करण्यासाठी आणि शॉर्ट सर्किटचा धोका कमी करण्यासाठी शिफारस केलेले किमान अंतर ≥80μm आहे.

सिग्नल ट्रान्समिशनची गुणवत्ता सुनिश्चित करण्यासाठी, कोर बोर्ड आणि प्रीप्रेग्सचे पर्यायी स्टॅकिंग वापरण्याची शिफारस केली जाते, ज्यामध्ये इंटरलेयर डायलेक्ट्रिक जाडी 50-75μm वर नियंत्रित केली जाते.

छिद्राच्या परजीवी कॅपेसिटन्स (सामान्य मूल्य

BGA फॅन-आउटसाठी, ब्लाइंड व्हाया डिझाइनला प्राधान्य दिले जाते. प्रत्येक पॅड 1-2 मायक्रोव्हियांशी संबंधित आहे आणि फॅन-आउट लाइनची रुंदी 40μm पेक्षा कमी नाही.

विमानांमधील प्रतिबाधा कमी करण्यासाठी, मायक्रोव्हियाद्वारे पॉवर/ग्राउंड प्लेनमध्ये ≤5 मिमी अंतर ठेवून मल्टी-पॉइंट कनेक्शन साकार करा.

उष्णता वाहकता कार्यक्षमता सुधारण्यासाठी, उष्णता विसर्जन वियांची घनता वाढवा (शिफारस केलेले ≥१० विय/सेमी²), छिद्र व्यास ≥८०μm सह.

सोल्डर मास्क इंक छिद्रात अडथळा आणू नये म्हणून सोल्डर मास्क उघडण्याचे ठिकाण प्रत्येक बाजूच्या छिद्राच्या व्यासापेक्षा २०-३०μm मोठे असावे.

वायरिंग लेयर्सची संख्या वाढवण्यासाठी बिल्ड-अप प्रक्रिया स्वीकारा आणि थ्रू व्हियाऐवजी ब्लाइंड आणि बबर्ड व्हिया वापरा, ज्यामुळे वायरिंगची घनता ३०% पेक्षा जास्त वाढू शकते.

लेसर ड्रिलिंग (CO₂, UV लेसर), प्लाझ्मा एचिंग आणि मेकॅनिकल ड्रिलिंग (फक्त मोठ्या छिद्र व्यासांसाठी योग्य) यांचा समावेश आहे, ज्यामध्ये लेसर ड्रिलिंगचा वाटा 80% पेक्षा जास्त आहे.

CO₂ लेसर कमी किमतीत ०.०७५-०.१५ मिमी व्यासाच्या छिद्रांसाठी योग्य आहे; यूव्ही लेसर

CO₂ लेसरचा ड्रिलिंग वेग प्रति मिनिट सुमारे 5,000-10,000 छिद्रे आहे आणि UV लेसरचा दर मिनिटाला सुमारे 2,000-5,000 छिद्रे आहेत.

लेसर ड्रिलिंगची पोझिशनिंग अचूकता ±25μm आहे, यांत्रिक ड्रिलिंगची ±50μm आहे आणि यूव्ही लेसर ±15μm ची उच्च अचूकता प्राप्त करू शकतो.

नायट्रोजन-सहाय्यित लेसर ड्रिलिंग 5μm च्या आत बुरची उंची नियंत्रित करू शकते किंवा प्लाझ्मा डिसमीअरिंग वापरले जाऊ शकते.

छिद्रातून इलेक्ट्रोप्लेटिंग प्रक्रिया आवश्यक आहे, ज्यामध्ये तांब्याच्या प्लेटिंगची जाडी २५-३५μm वर नियंत्रित केली जाते आणि छिद्रातील तांब्याच्या जाडीची एकसमानता ≥८५% असते.

वाहक आधार देण्यासाठी इन्सुलेटिंग होलच्या भिंतीवर ०.३-०.५μm तांब्याचा थर ठेवा. सक्रियकरण द्रावणात पॅलेडियम आयनांची एकाग्रता २-५ppm वर नियंत्रित करणे आवश्यक आहे.

डायलेक्ट्रिक थराचे एकसमान क्युरिंग सुनिश्चित करण्यासाठी लॅमिनेशन तापमान १८०-२१०℃ आहे, दाब ३००-५००psi आहे आणि हीटिंग रेट १-२℃/मिनिट आहे.

व्हॅक्यूम डिग्री -95kPa पेक्षा कमी असणे आवश्यक आहे. लॅमिनेशन करण्यापूर्वी प्रीप्रेग बी-स्टेजवर प्री-क्युअर करा, आणि बबल दोष दर 0.5% पेक्षा कमी केला जाऊ शकतो.

सामान्यत: विसर्जन सोने (जाडी ०.०५-०.१μm), ओएसपी (फिल्म जाडी ०.२-०.५μm), आणि विसर्जन चांदी (०.१-०.३μm) यांचा समावेश होतो. विसर्जन सोन्याची विश्वासार्हता सर्वाधिक असते.

शाईची चिकटपणा 80-120Pa・s वर नियंत्रित करणे आणि छिद्रांमध्ये शाईचे अवशेष रोखण्यासाठी व्हॅक्यूम प्लगिंग प्रक्रिया वापरणे आवश्यक आहे, ज्याचा छिद्र रोखण्याचा दर ≤1% आहे.

जेव्हा आकार अचूकतेची आवश्यकता

खडबडीत छिद्रांच्या भिंती (खडबडीतपणा Ra >१.५μm), छिद्रांमधील पोकळी (पोकळीचे प्रमाण >५%), छिद्रांचे विचलन (>±३०μm), इत्यादींचा समावेश आहे.

ड्रिलिंग अवशेष काढून टाकण्यासाठी प्लाझ्मा क्लिनिंगचा वापर केला जातो, जेणेकरून छिद्राच्या भिंतीच्या पृष्ठभागाची खडबडीतपणा Ra ≤1.0μm असेल.

परिपक्व प्रक्रियेत एकूण उत्पन्न सुमारे ८५-९२% असते. छिद्राचा व्यास जितका लहान असेल तितके उत्पादन कमी असते. ५०μm मायक्रोव्हियाचे उत्पादन सुमारे ८०% असते.

FR-4 (डायलेक्ट्रिक स्थिरांक ४.२-४.५), हाय-स्पीड बोर्ड (जसे की रॉजर्स ४३५०B, Dk=३.६६), BT रेझिन इत्यादींचा समावेश आहे.

हाय-स्पीड बोर्डमध्ये कमी लॉस टॅन्जेंट (Df

लॅमिनेशननंतर डायलेक्ट्रिकची एकसमानता सुनिश्चित करण्यासाठी, ग्लूचे प्रमाण 40-50% आणि तरलता 20-30% नियंत्रित करून, इंटरलेयर बाँडिंगसाठी वापरले जाते.

आतील थरासाठी, १८μm किंवा ३५μm कॉपर फॉइलची शिफारस केली जाते. बाहेरील थरासाठी, सिग्नल लॉस कमी करण्यासाठी १८μm वापरता येते. एचडीआय बोर्ड बहुतेकदा ९μm अल्ट्रा-थिन कॉपर फॉइल वापरतात.

त्याला तापमान प्रतिकार (२६०℃/१०s वर सोलणे नाही), इन्सुलेशन प्रतिरोध (>१०^१२Ω), आणि आसंजन (क्रॉस-कट चाचणी पातळी ०) पूर्ण करणे आवश्यक आहे.

सिग्नल ट्रान्समिशन लॉस कमी करण्यासाठी, RTF (रिव्हर्स ट्रीटमेंट) कॉपर फॉइलचा रफनेस Ra

कमी डायलेक्ट्रिक स्थिरांक (Dk

त्यांना हॅलोजन सामग्री (क्लोरीन + ब्रोमिन)

FR-4 बेस मटेरियलची किंमत सर्वात कमी आहे. हाय-स्पीड बोर्डची किंमत FR-4 पेक्षा 3-5 पट जास्त असते आणि BT रेझिन याच्या दरम्यान असते.

मूळ सामग्री २५°C पेक्षा कमी तापमानात आणि

दृश्य तपासणी, भोक व्यास मोजमाप, भोक तांबे जाडी चाचणी, प्रतिबाधा चाचणी आणि क्रॉस-सेक्शन विश्लेषण यांचा समावेश आहे.

द्विमितीय प्रतिमा मोजण्याचे उपकरण (अचूकता ±1μm) किंवा स्कॅनिंग इलेक्ट्रॉन मायक्रोस्कोप (SEM) वापरा. ​​बॅच शोधण्यासाठी स्वयंचलित ऑप्टिकल तपासणी (AOI) वापरली जाऊ शकते.

आयपीसी मानकांनुसार छिद्रातील तांब्याची जाडी ≥20μm असणे आवश्यक आहे आणि सरासरी तांब्याच्या जाडीचे किमान तांब्याच्या जाडीशी गुणोत्तर ≤1.5 असणे आवश्यक आहे, जे मेटॅलोग्राफिक क्रॉस-सेक्शन पद्धतीने शोधले जाते.

१-१०GHz च्या चाचणी वारंवारता श्रेणीसह नेटवर्क विश्लेषक वापरा आणि प्रतिबाधा विचलन ±१०% च्या आत नियंत्रित केले पाहिजे.

ते छिद्राच्या भिंतीची गुणवत्ता, तांब्याच्या थराची जाडी आणि इंटरलेयर बाँडिंग स्थितीचे दृश्यमानपणे निरीक्षण करू शकते, ज्याची कापण्याची अचूकता ±5μm आहे.

थर्मल स्ट्रेस टेस्ट (२६०℃/१० वेळा), सहनशील व्होल्टेज टेस्ट (५००V DC/१ मिनिट), आणि तापमान-आर्द्रता सायकल टेस्ट (-४०℃~८५℃) यांचा समावेश आहे.

थर्मल शॉक चाचणीनंतर (२८८℃/१० वेळा) भोक भिंतीला तडे जातात का ते पहा आणि क्रॅकची लांबी

सूक्ष्म संरचना पाहण्यासाठी SEM, मूलद्रव्यांची रचना शोधण्यासाठी ऊर्जा-वितरक स्पेक्ट्रोस्कोपी (EDS) आणि अंतर्गत दोष शोधण्यासाठी एक्स-रे वापरा.

छिद्रांमधील पोकळी कमी करण्यासाठी, सोल्डर मास्क लेयरचे आसंजन मजबूत करण्यासाठी आणि पर्यावरणीय घटकांमुळे होणारे इलेक्ट्रोकेमिकल स्थलांतर टाळण्यासाठी इलेक्ट्रोप्लेटिंग प्रक्रियेला अनुकूलित करा.

सामान्य वापराच्या परिस्थितीत, ते ५-१० वर्षांपर्यंत पोहोचू शकते आणि कठोर वातावरण (उच्च तापमान, उच्च आर्द्रता) ते २-३ वर्षांपर्यंत कमी करेल.

यामध्ये एसएमटी पेस्टिंग, बीजीए वेल्डिंग आणि घटक समाविष्ट करणे समाविष्ट आहे, ज्यामध्ये एसएमटी पेस्टिंगची अचूकता ±५०μm आहे.

घटकांना मायक्रोव्हिया कोसळण्यापासून रोखण्यासाठी पेस्टिंग प्रेशर 0.5-1.0kg/cm² वर नियंत्रित करणे आवश्यक आहे आणि रिफ्लो ओव्हन कर्व्हचे सर्वोच्च तापमान 230-245℃ आहे.

सोल्डर बॉलची कोप्लॅनॅरिटी (

सोल्डर पेस्ट प्रिंटिंग जाडी (१००-१२०μm) ऑप्टिमाइझ करा, नायट्रोजन-संरक्षित रिफ्लो सोल्डरिंग वापरा आणि ऑक्सिजनचे प्रमाण

छिद्राच्या भिंतीवरील तांब्याचा थर सोलण्यापासून रोखण्यासाठी पुनर्कामाचे तापमान २६० डिग्री सेल्सियसच्या खाली नियंत्रित केले पाहिजे आणि वेळ

≥0.3 मिमी पेक्षा कमी व्यासाच्या छिद्र असलेल्या मायक्रोव्हियासाठी योग्य, ज्यासाठी डबल-वेव्ह सोल्डरिंग किंवा सिलेक्टिव्ह वेव्ह सोल्डरिंग आवश्यक आहे, ज्याची सोल्डर वेव्ह उंची 25-35 मिमी आहे.

२१७℃ वितळण्याचा बिंदू, फ्लक्स अ‍ॅक्टिव्हिटी लेव्हल RMA आणि रेसिड्यू इन्सुलेशन रेझिस्टन्स >१०^१०Ω असलेल्या लीड-फ्री सोल्डर पेस्ट (SnAgCu अ‍ॅलॉय) ला प्राधान्य द्या.

सोल्डर पेस्टमधील धातूचे प्रमाण ९०-९२% पर्यंत कमी करा, स्टॅन्सिल ओपनिंग डिझाइन ऑप्टिमाइझ करा आणि सोल्डर बीड दोष दर ०.१% पेक्षा कमी करता येईल.

अवशेष आयन सांद्रता

शोध अचूकता ±25μm आणि कॉन्ट्रास्ट थ्रेशोल्ड 30-50% वर सेट करा, जे 95% पेक्षा जास्त असेंब्ली दोष शोधू शकते.

साहित्याचा खर्च ४०-५०%, प्रक्रिया खर्च ३०-४०% आणि तपासणी आणि पॅकेजिंगचा खर्च १०-२०% येतो.

छिद्रांचा व्यास, थरांची संख्या, पृष्ठभाग प्रक्रिया प्रक्रिया, साहित्याचा प्रकार. किमान छिद्र व्यासातील प्रत्येक १०μm कपात खर्च १५-२०% वाढवते.

थरांची संख्या कमी करण्यासाठी, प्रमाणित साहित्य वापरण्यासाठी आणि उत्पादन बॅचेस वाढवण्यासाठी डिझाइन ऑप्टिमाइझ करा, ज्यामुळे खर्च १०-३०% कमी होऊ शकतो.

पारंपारिक प्रक्रियांसाठी उत्पादन चक्र ७-१० दिवसांचे असते आणि तातडीच्या ऑर्डर ३-५ दिवसांपर्यंत कमी करता येतात, परंतु खर्च २०-३०% वाढतो.

स्वयंचलित उत्पादन रेषा स्वीकारा, प्रक्रिया प्रवाह अनुकूल करा आणि लेसर ड्रिलिंग उपकरणांचा वापर दर 80% पेक्षा जास्त वाढवा.

एका उत्पादन लाइनची मासिक उत्पादन क्षमता सुमारे 5,000-10,000㎡ असते, जी उपकरणांच्या कॉन्फिगरेशन आणि प्रक्रियेच्या जटिलतेवर अवलंबून असते.

लहान बॅचेसची किंमत (१०००㎡) पेक्षा ४०-६०% जास्त असते, मुख्यतः मशीन सेटअप आणि निश्चित खर्च वाटपामुळे.

क्षेत्रफळ (युआन/㎡), थरांची संख्या, छिद्रांचा व्यास इत्यादींनुसार सर्वसमावेशक गणना केली जाते. सामान्य 8-स्तर 0.1 मिमी मायक्रोव्हिया बोर्डसाठी प्रक्रिया शुल्क सुमारे 2000-3000 युआन/㎡ आहे.

डीएफएम डिझाइन ऑप्टिमायझेशनद्वारे, कामगिरी पूर्ण करण्याच्या आधारावर सहनशीलता आवश्यकता शिथिल केल्याने खर्च १५% पेक्षा जास्त कमी होऊ शकतो.

संपूर्ण उत्पादन लाइन उपकरणांमध्ये सुमारे १०-२० दशलक्ष युआनची गुंतवणूक असते, ज्यामध्ये लेसर ड्रिलिंग मशीन, इलेक्ट्रोप्लेटिंग लाइन, लॅमिनेटर इत्यादींचा समावेश असतो.

लहान छिद्र व्यास (20 थर), कमी नुकसान आणि एकात्मिक पॅकेजिंगकडे विकसित होत आहे.

चिप स्टॅकिंग आवश्यकता पूर्ण करण्यासाठी उभ्या इंटरकनेक्शन होल व्यास

प्रक्रिया पॅरामीटर ऑप्टिमायझेशन आणि बुद्धिमान दोष शोधण्यासाठी वापरले जाते, जे उत्पादन 5-10% आणि शोध कार्यक्षमता 30% ने वाढवू शकते.

१०μm भोक व्यासाचे प्रयोगशाळेतील उत्पादन साध्य झाले आहे, परंतु मोठ्या प्रमाणात उत्पादन करताना साहित्य, उपकरणे आणि खर्चाच्या आव्हानांना तोंड द्यावे लागते.

उच्च-घनतेच्या इंटरकनेक्शनद्वारे चिप्स आणि पीसीबी दरम्यान अखंड कनेक्शन मिळवा, सिग्नल ट्रान्समिशन मार्ग कमी करा आणि सिस्टम कार्यप्रदर्शन सुधारा.

पर्यावरणपूरक साहित्य आणि प्रक्रिया वापरा, सांडपाण्यातील जड धातूंचे प्रमाण पीपीएमपेक्षा कमी करा आणि ऊर्जेचा वापर २०% कमी करा.

सिग्नल ट्रान्समिशन स्ट्रक्चर्स ऑप्टिमाइझ करण्यासाठी कमी डायलेक्ट्रिक स्थिरांक (Dk＜3.0), अल्ट्रा-लो लॉस (Df＜0.001) मटेरियल आणि होल व्यास आवश्यक आहेत.

वाकताना भिंतीतील छिद्रे फुटणे आणि तांब्याचा थर सोलणे या समस्या सोडवणे आवश्यक आहे, ज्याची वाकण्याची त्रिज्या ≥3 मिमी आहे.

डिजिटल कारखान्यांद्वारे पूर्ण-प्रक्रिया देखरेख आणि स्वयंचलित उत्पादन साध्य करा, उत्पादन कार्यक्षमता ५०% पेक्षा जास्त वाढवा.

क्वांटम सिग्नल ट्रान्समिशन सुनिश्चित करण्यासाठी सबमायक्रॉन स्तरावर छिद्र व्यास आणि रेषेची रुंदी नियंत्रित करून अत्यंत कमी नुकसान आणि उच्च स्थिरता इंटरकनेक्शन आवश्यक आहे.

चिप्स, कॅमेरे इत्यादींचे उच्च-घनता एकत्रीकरण साध्य करण्यासाठी ०.०७५ मिमीच्या छिद्र व्यासासह ६-१० लेयर एचडीआय बोर्ड वापरा, जे मोबाइल फोन मदरबोर्डच्या किमतीच्या ३०-४०% आहे.

कमी-तोटा असलेले बोर्ड (Df＜0.003), 28GHz वरील फ्रिक्वेन्सी बँडला समर्थन देणारे आणि ≥15 vias/cm² घनतेद्वारे उष्णता नष्ट करणारे बोर्ड आवश्यक आहेत.

अनेक प्रोसेसरचे हाय-स्पीड इंटरकनेक्शन पूर्ण करणे, स्टब्स दूर करण्यासाठी बॅक-ड्रिलिंग तंत्रज्ञानाचा वापर करणे आणि सिग्नल ट्रान्समिशन विलंब

AEC-Q100 प्रमाणपत्र, तापमान प्रतिरोध श्रेणी -40℃~125℃ आणि 1000-तास मीठ फवारणी चाचणी उत्तीर्ण करा.